

Estruturas Híbridas de Conversores CC-CC de Alto Ganho de Tensão: Avaliação de Esforço de Tensão

Pablo Henrique Costa Da Silva Bernardo Loureiro*, Mireli Binder Vendruscolo**
Jelais Jean Francois***, Celso Becker Tischer****, António Manuel Santos Spencer Andrade∴

*Universidade Federal de Santa Maria, Cachoeira do Sul
(pablo_loureiro@hotmail.com).

** Universidade Federal de Santa Maria, Cachoeira do Sul
(mibvendruscolo@hotmail.com)

***Universidade Federal de Santa Maria, Santa Maria
(jeanfrancojely001@gmail.com) ***

****Universidade Federal de Santa Maria, Cachoeira do Sul
(cbtischer@gmail.com)

∴Universidade Federal de Santa Maria
(antoniom.spencer@gmail.com)

Abstract: In this article a set of high voltage gain converters is generated based on the input structure of boost and qZ -source converters and on the output structure of the switched capacitor and coupled inductor combination. Through the evaluation of voltage gain and the total voltage stress factor, two converters were chosen. These evaluations allow us to state that the converters have low voltage stress in their components. Based on theoretical and simulation evaluations, the performance of these converters was verified.

Resumo: No presente artigo é gerado um conjunto de conversores de alto ganho de tensão, baseado em estrutura de entradas de conversores *boost* e *qZ-source* e na estrutura de saída da combinação *ladder* de capacitor chaveado e indutor acoplado. Através das avaliações feitas de alto ganho de tensão e do fator de esforço total, dois conversores foram escolhidos. Essas análises, permitem afirmar que os conversores possuem baixos esforços de tensão nos seus componentes. A partir de avaliações teóricas e de simulação, verificou-se o desempenho desses conversores.

Keywords: Step-up; Switched Capacitor; DC-DC, Hybrid Converter, Voltage Stress.

Palavras-chaves: Alto Ganho; Capacitor Chaveado; CC-CC; Conversores Híbridos, Esforço de Tensão.

1. INTRODUÇÃO

O interesse pelos conversores CC-CC de alto ganho de tensão sem transformador vem crescendo nos últimos anos. Sendo um dos principais objetivos é alcançar maior eficiência possível (Forouzesh, 2017). A tensão de entrada desses conversores pode variar de 28 V até 45 V (Ali, 2019), processando uma potência de 200 a 240 W (Ranjana, 2014; Eddine, 2019; Ali, 2019). Enquanto que a tensão de saída desses conversores é elevada, usualmente maior que 380 V. Consequentemente é importante reduzir o esforço de tensão no interruptor ativo e diodo de saída; caso contrário, causará alta perda de condução e custo caro (Schmitz, 2017). Visto que quanto maior os níveis de tensão que esses componentes suportam, maior é a resistência intrínseca (Zhao, 2003).

Os conversores a capacitor chaveado são elevadores de tensão, com baixo esforço de tensão nos componentes, elevada eficiência e não requerem componentes magnéticos (Maccarini, 2013). No entanto, o ganho de tensão desses não é possível ser regulada através da razão cíclica (D) (Silva, 2017). Deste modo, uma abordagem é associar alguma célula

elevadora de tensão na estrutura do capacitor chaveado, resultando assim em conversores elevadoras de tensão híbridas.

Em (Maccarini, 2013) é visto um conversor com a estrutura *ladder* de capacitor chaveado com entrada *boost*. Para incrementar o ganho de tensão, em (Tang, 2013) a entrada *boost* é substituída por uma célula de *Z-source* com dois interruptores. Devido aos problemas de pico de corrente do capacitor chaveado, em (Tang, 2015) é associado um indutor L_{aux} na célula do capacitor chaveado. Outra abordagem para aumentar o ganho do conversor a capacitor chaveado com entrada *boost* é a associação do indutor acoplado (Andrade, 2017). Além disso, em (Andrade, 2018) é apresentada uma família de conversores a capacitor chaveado e multiplicadores de tensão com entrada *boost*. Em (Andrade, 2020), uma síntese de conversores a capacitor chaveado com conexão diferencial. Esse conjunto de conversores tem por objetivo de manter as vantagens do capacitor chaveado, aumentar o ganho de tensão e reduzir elevadas correntes desse tipo de conversor.

Nesse sentido, o presente artigo tem por objetivo contribuir em relação aos conversores CC-CC elevadoras de tensão baseados na célula *ladder* de capacitor chaveado com diferentes estruturas de entradas através da avaliação do fator de esforço de tensão. Para isso, o artigo está organizado da seguinte forma: inicialmente as células de entrada e saída dos conversores híbridos, ganho de tensão e esforço de tensão são avaliados na seção 2. Na seção 3 é visto o princípio de operação de dois conversores híbridos. Por fim, na seção 4 e 5, resultados de simulação e conclusão, validando assim as avaliações feitas no artigo.

2. AVALIAÇÃO DOS CONVERSORES HÍBRIDOS

Essa seção tem como objetivo apresentar algumas células de entrada de conversores de alto ganho de tensão que pode ser associados a célula de saída *ladder* de capacitor chaveado.

2.1 Células de Entrada

Na Fig. 1 é apresentado um conjunto de células de entradas que são utilizados em conversores de alto ganho de tensão. Inicialmente, na Fig. 1(a) é demonstrada uma célula bastante conhecida, que é do conversor *boost*. A tensão de saída V_x e do esforço de tensão no interruptor V_s são apresentadas na Tabela 1. Essa célula é elevadora de tensão e depende da razão cíclica (D) para alcançar o ganho desejado. Nos terminais V_x podem ser associados às células de saída para se obter o conversor de alto ganho desejado. Agregando um indutor acoplado nessa célula, se tem outra célula bastante conhecida (Fig. 1 (b)), que é idêntica ao do conversor *Flyback*. Além da razão cíclica (D), a relação de transformação (N) do indutor acoplado é um incremento no ganho de tensão dessa célula, que pode ser de duas formas: do tipo *Forward* (V_{N2For}) e do tipo *Flyback* (V_{N2FL}). Na Tabela 1 é apresentado o fator desses ganhos, a tensão V_x e a tensão no interruptor V_s . Outra célula bastante conhecida é do *boost* quadrático (Fig. 1(c)), sendo esse basicamente duas células da Fig 1(a) em cascata. O ganho dessa célula é quadrático e depende somente da razão cíclica, conforme pode ser visto na Tabela 1. Agregando o indutor acoplado no indutor L_a ou no indutor L_b , têm-se a célula da Fig. 1(d) ou Fig. 1(e). Os ganhos dessas células são quadráticas no terminal V_x mais a




Fig. 1. Estrutura: (a) do conversor *boost*. (b) do conversor *boost* com indutor acoplado. (c) do conversor *boost* quadrático. (d) do conversor *boost* quadrático com indutor acoplado Tipo I. (e) do conversor *boost* quadrático com indutor acoplado Tipo II. (f) do conversor *qZ-source*. (g) do conversor *qZ-source* quadrático com indutor acoplado Tipo I. (h) do conversor *qZ-source* quadrático com indutor acoplado Tipo II.

tensão tipo *Forward* (V_{N2For}) e do tipo *Flyback* (V_{N2FL}), de acordo com a Tabela 1. Além disso, na Tabela 1 pode ser visto o ganho de tensão do capacitor C_a e dos esforços de tensão nos semicondutores. A célula do *qZ-Source* é ilustrada na Fig. 1(f). Essa célula possui uma particularidade que a razão cíclica máxima de operação é 0,5, visto que no ganho

Tabela 1. Ganho e Esforço de Tensão nas Células de Entrada

Células	Características							
	$M (V_x/V_i)$	V_{Ca}/V_i	V_{Cb}/V_i	V_s/V_i	V_{Da}/V_i	V_{Db}/V_i	V_{N2FL}/V_i (Flyback)	V_{N2For}/V_i (Forward)
Fig. 1(a)	$\frac{1}{1-D}$	---	---	$\frac{1}{1-D}$	---	---	---	---
Fig. 1(b)	$\frac{1}{1-D}$	---	---	$\frac{1}{1-D}$	---	---	$\frac{ND}{1-D}$	N
Fig. 1(c)	$\frac{1}{(1-D)^2}$	$\frac{1}{1-D}$	---	$\frac{1}{(1-D)^2}$	$\frac{1}{1-D}$	$\frac{1}{(1-D)^2}$	---	---
Fig. 1(d)	$\frac{1}{(1-D)^2}$	$\frac{1}{1-D}$	---	$\frac{1}{(1-D)^2}$	$\frac{1}{1-D}$	$\frac{1}{(1-D)^2}$	$\frac{ND}{1-D}$	N
Fig. 1(e)	$\frac{1}{(1-D)^2}$	$\frac{1}{1-D}$	---	$\frac{1}{(1-D)^2}$	$\frac{1}{1-D}$	$\frac{1}{(1-D)^2}$	$\frac{ND}{(1-D)^2}$	$\frac{N}{1-D}$
Fig. 1(f)	$\frac{1}{1-2D}$	$\frac{1-D}{1-2D}$	$\frac{D}{1-2D}$	$\frac{1}{1-2D}$	$\frac{1}{1-2D}$	---	---	---
Fig. 1(g)	$\frac{1}{1-2D}$	$\frac{1-D}{1-2D}$	$\frac{D}{1-2D}$	$\frac{1}{1-2D}$	$\frac{1}{1-2D}$	---	$\frac{ND^2}{(1-2D)(1-D)}$	$\frac{ND}{(1-2D)}$
Fig. 1(h)	$\frac{1}{1-2D}$	$\frac{1-D}{1-2D}$	$\frac{D}{1-2D}$	$\frac{1}{1-2D}$	$\frac{1}{1-2D}$	---	$\frac{ND(1-D)}{(1-2D)(1-D)}$	$\frac{N(1-D)}{(1-2D)}$

dessa célula há um fator 2 multiplicando por D , conforme pode ser visto na Tabela 1. Isso permite que com baixa razão cíclica, essa célula alcança um elevado ganho de tensão. Assim, como foi feito anteriormente, associando o indutor acoplado nos indutores L_a e L_b têm-se as células das Fig. 1(g) e (h), respectivamente. Os esforços de tensão nos capacitores, semicondutores e ganho de tensão podem ser vistos na Tabela 1. Cabe salientar que nesse trabalho adotou-se utilizar somente um indutor acoplado, todavia, nas células das Fig. 1(c) e (f), podem ser associados dois indutores acoplados. Essas avaliações serão feitas em trabalhos futuros.

2.2 Células de Saída

Nesse trabalho, a célula base é a estrutura *ladder* do capacitor chaveado, vide Fig. 2(a). Basicamente, a tensão V_x é copiada para os capacitores C_1 , C_2 , C_3 e a tensão de saída é igual a $2V_x$. Essas informações e os esforços de tensão nos semicondutores podem ser observados na Tabela 2. Fica evidente que dependendo da célula de entrada (Fig. 1) utilizada, os esforços de tensão nesses componentes serão diferentes. Agregando o secundário do indutor acoplado das células de entrada (Fig. 1), cinco novas células híbridas são encontradas. Na Fig. 2(b) o secundário do indutor acoplado é associado após o diodo D_1 . Isso faz com que o incremento do ganho do indutor acoplado seja do tipo *Flyback* (V_{N2FL}). Assim, o ganho de tensão, esforço de tensão nos capacitores e semicondutores, mudam em relação à célula apresentada anteriormente. Na Tabela 2 pode ser visto esses fatores. Seguindo mesma abordagem, em série com o diodo D_2 é integrado o secundário do indutor acoplado, que incrementa V_{N2FL} no ganho dessa célula. Porém, a posição do secundário do indutor acoplado diminui o ganho de tensão (Tabela 2) comparado à célula vista anteriormente. Os esforços e ganho de tensão dessas células são mostrados na Tabela 2. Para contornar o problema de diminuição do ganho, o secundário do indutor acoplado é associado em série com o capacitor C_2 , Fig. 2(d). Essa configuração faz com que o V_{N2FL} e V_{N2For} sejam incrementado no ganho de tensão, conforme exposto na Tabela 2. Outras duas abordagens são apresentadas nas Fig. 2(e) e (f). Sendo que, para esses, o secundário do indutor acoplado agrega V_{N2FL} . Assim como as outras células, os esforços de tensão e ganho de tensão nos capacitores dessas duas células são mostrados na Tabela 2. Cabe ressaltar que para a célula Fig. 2(f) seja possível é necessário mais um diodo (D_{aux}) e um capacitor (C_{aux}). Logo, essa célula possui maior número de componente que as demais.

Nesse artigo, o objetivo é avaliar os esforços de tensão, porém deve ser ressaltado que a célula da Fig. 2(d) possui uma vantagem em relação à limitação de corrente de pico do capacitor chaveado, isso devido ao enrolamento do




Fig. 2. Estrutura da célula de capacitor chaveado do tipo *ladder*. (a) Convencional. (b) combinado com indutor acoplado tipo I. (c) combinado com indutor acoplado tipo II. (d) combinado com indutor acoplado tipo III. (e) combinado com indutor acoplado tipo IV. (f) combinado com indutor acoplado tipo V.

secundário do indutor acoplado. O que não acontece, por exemplo, na Fig. 1(e). No instante que o interruptor S é acionado, idealmente, os capacitores C_1 e C_2 ficam em paralelo, sem nenhuma impedância para limitar a corrente de pico dessa malha é elevada. Isso não ocorre para a célula da Fig. 1(d), visto que N_2 limita a corrente da malha.

Do conjunto de células de entrada e saída, um conjunto de 28 conversores CC-CC de alto ganho de tensão pode ser gerado. Esses conversores possuem diferentes características de tensão e corrente. Para encontrar as melhores características em relação ao ganho de tensão e menores esforços de tensão nos componentes, as Tabelas 1 e 2 são associadas. Dessa

Tabela 2. Ganho e Esforço de Tensão nas Células de Saída

Células	Características								
	V_o	V_{C1}/V_i	V_{C2}/V_i	V_{C3}/V_i	V_{Caux}/V_x	V_{D1}/V_x	V_{D2}/V_x	V_{D3}/V_x	V_{Daux}/V_i
Fig. 2(a)	$2V_x$	V_x	V_x	V_x	---	V_x	V_x	V_x	---
Fig. 2(b)	$2V_x+V_{N2FL}$	V_x+V_{N2FL}	V_x+V_{N2FL}	V_x	---	V_x+V_{N2FL}	V_x	V_x	---
Fig. 2(c)	V_x+V_{N2For}	V_x	V_x-V_{N2FL}	V_{N2For}	---	V_x	0	V_x	---
Fig. 2(d)	$2V_x+V_{N2FL}+V_{N2For}$	V_x	V_x+V_{N2For}	$V_x+V_{N2For}+V_{N2FL}$	---	V_x	$V_{N2FL}+V_{N2For}$	V_x	---
Fig. 2(e)	$2V_x+V_{N2FL}$	V_x	V_x	V_x+V_{N2FL}	---	V_x	V_x	$V_{N2FL}+V_{N2For}$	---
Fig. 2(f)	$2V_x+V_{N2FL}$	V_x	V_x	V_x	$2V_x+V_{N2FL}$	V_x	V_x	V_x	$V_{N2FL}+V_{N2For}$

forma, tem-se um critério de avaliação comparativa desses conversores, com o objetivo de encontrar os melhores conversores em relação ao esforço de tensão. Essas avaliações são discutidas nas próximas seções. Ganho de Tensão

Desse conjunto de 28 conversores CC-CC de alto ganho de tensão, um critério de avaliação é o ganho de tensão ($M = V_o/V_i$). Na Fig. 3 é mostrado o ganho desses 28 conversores ideal. Para facilitar a compreensão, para cada célula de saída foi plotado uma subfigura. Na Fig. 3(a) é apresentado o ganho da célula de saída da Fig. 2(a) com as células de entrada Fig. 1(a), (c) e (f). Dentre esses três conversores, o conversor Fig. 1(a) + Fig. 1(f) possui maior ganho de tensão (M) para toda faixa da razão cíclica ($D < 0,5$). Por outro lado, as outras subfiguras apresentam as configurações de conversores com o indutor acoplado. Para todos os resultados expostos na Fig. 3, pode-se constatar que as combinações feitas, os conversores com a célula de entrada da Fig. 1(h) apresentam maior ganho de tensão. Dentre esses conversores, a combinação com maior ganho é a Fig. 2(d) + Fig. 1(h). Desta forma, pode-se destacar que esse conversor é no quesito de alto ganho de tensão é atrativo. Assim, na próxima seção é avaliado esse conversor com o objetivo de verificar o seu desempenho.




Fig. 3 Ganho de Tensão dos conversores (M) vs razão cíclica (D) considerando a relação de transformação $N = 3$.

2.3 Avaliação do Esforço Total de Tensão (TVS)

Nesta seção, as tensões nos semicondutores e capacitores são avaliadas. A partir disso o fator de esforço total de tensão (*Total Voltage Stress – TVS*) pode ser encontrado. Esse fator indica o quanto o esforço de tensão nos componentes é em relação à saída. A tensão total de tensão no interruptor (TV_{sS}), nos diodos (TV_{dS}) e nos capacitores (TV_{cS}) é a soma das tensões máximas de cada um dos componentes dos conversores. Esses fatores são calculados, respectivamente, por:

$$TV_{sS} = \sum V_s \cdot \quad (1)$$

$$TV_{dS} = \sum_{i=a}^{b,1,2e3} V_{Di} \cdot \quad (2)$$

$$TV_{cS} = \sum_{i=a}^{b,1,2e3} V_{Ci} \cdot \quad (3)$$

Em que V_s , V_D e V_C são os esforços de tensão no interruptor, diodos e capacitores, respectivamente; i indica o componente. Esse recurso é importante para encontrar o conversor com menor esforço de tensão em relação ao seu conjunto de componentes. Sendo que isso permite selecionar tecnologias de suportam menores níveis de tensão, consequentemente componentes com menores resistências intrínsecas. Assim, para encontrar menor esforço total de tensão (TVS) dos





Fig. 4 TVS dos conversores vs razão cíclica (D) considerando a relação de transformação $N = 3$.


conversores é feito a seguinte avaliação:

$$TSV = \frac{TV_s S + TV_D S + TV_C S}{M} \quad (4)$$

Com o auxílio da Tabela 1 e 2, o TVS dos conversores foi encontrado, como pode ser visto na Fig. 4. Do conjunto de resultados obtidos, o conversor que apresentou menor TVS é a combinação Fig. 2(d) + Fig. 1(b). Embora esse conversor não apresente maior ganho, ele possui menor esforço de tensão de forma geral comparado aos outros conversores. Assim, se permite afirmar que os níveis máximos de tensão dos componentes do conversor Fig. 2(d) + Fig. 1(b) serão




(a)




(b)

Fig. 5 Conversor Proposto.



(a)



(b)

Fig. 6 Principais formas de onda.


menores. Desta forma, esse conversor também é escolhido para ser avaliado nas próximas seções.

3. AVALIAÇÃO DO CONVERSOR PROPOSTO


3.1 Princípio de Operação

Na Fig. 5, os conversores propostos com a indutância de dispersão (L_k) são apresentados. As formas de ondas teóricas no modo de condução contínua (CCM) são ilustradas na Fig. 6. Nesse modo de operação, o conversor Fig.2(d)+Fig. 1(b) proposto apresenta três etapas de operação, conforme pode visto nos circuitos equivalentes dadas na Fig. 7. Enquanto que o conversor Fig. 2(d) + Fig. 1(h) possui quatro etapas de operação ilustradas na Fig. 8. Para avaliar o princípio de operação dos conversores, as seguintes considerações são feitas:


- Os capacitores são grandes o suficiente para considerar suas tensões constantes;
- A relação de transformação do indutor acoplado é dada por $N=N_2/N_1$ e a indutância dispersante é representada por L_k .
- Os semicondutores (interruptor e diodos) são ideais, i. é, sem perdas;
- Os componentes em cinza não estão conduzindo.



(a)



(b)



(c)

Fig. 7 Etapas de operação Fig. 2(d) + Fig. 1(b): (a) Etapa 1. (b) Etapa 2. (c) Etapa 3.

Em relação ao conversor Fig. 2(d) + Fig. 1(b):

Etapa 1 [$t_0 - t_1$, Fig. 7(a)]: Ao acionar o interruptor S , a etapa 1 inicia. O indutor L_a e a indutância de dispersão L_k estão magnetizando através de $L_a V_i / (L_a + L_k)$ e $L_k V_i / (L_a + L_k)$, respectivamente. Os capacitores C_1 carrega C_2 e os capacitores C_1 e C_3 estão alimentando a saída (carga). O diodo D_2 está diretamente polarizado, enquanto os diodos D_1 e D_3 estão bloqueados.

Etapa 2 [$t_1 - t_2$, Fig. 7(b)]: Está etapa inicia quando o interruptor S é bloqueado. Os indutores L_a e L_k estão desmagnetizando com as tensões de $(V_{C3} - V_{C2})/N$ e $V_i - (V_{C3} - V_{C2})/N$, respectivamente. Os capacitores C_1 e C_3 estão carregando e o C_2 descarregando. Enquanto, os diodos D_1 e D_3 estão conduzindo, já o diodo D_2 está bloqueado.

Etapa 3 [$t_2 - t_3$, Fig. 7(c)]: Está etapa se inicia quando o diodo D_1 termina de conduzir. Os indutores L_a e L_k estão desmagnetizando através das tensões de $L_a(V_i + V_{C1} - V_o)/(N^2 L_a)$

e $L_k(V_i + V_{C1} - V_o)/(N^2 L_a + L_a + L_k)$, respectivamente. Os capacitores C_1 e C_3 permanecem carregando e o C_2 descarregando. Os diodos D_1 e D_2 estão bloqueados e D_3 esta conduzindo.


Em relação ao conversor Fig. 2(d) + Fig. 1(h):

Etapa 1 [$t_0 - t_1$, Fig. 8(a)]: Ao acionar o interruptor S , a etapa 1 inicia. Os indutores L_a , L_b e a indutância de dispersão L_k estão magnetizando através de $V_i + V_{Cb}$, $L_b V_i / (L_b + L_k)$ e $L_k V_i / (L_b + L_k)$, respectivamente. Os capacitores C_a , C_b , C_1 e C_3 estão descarregando, enquanto o capacitor C_2 está carregando. O interruptor S e o diodo D_2 estão e os diodos D_a , D_1 e D_3 estão bloqueados.


Etapa 2 [$t_1 - t_2$, Fig. 8(a)]: Está etapa se inicia quando o interruptor S é desligado. Os indutores L_a , L_b , e L_k estão desmagnetizando através das tensões $V_i - V_{Ca}$, $L_b V_{Cb} / (L_b + L_k)$ e $L_k V_{Cb} / (L_b + L_k)$, respectivamente. Os capacitores C_a e C_b estão carregando e os capacitores C_1 e C_3 descarregando. Em relação aos diodos, o único que está em condução é o diodo D_a .

Etapa 3 [$t_2 - t_3$, Fig. 8(c)]: Está etapa se inicia quando o diodo D_3 inicia a sua condução. Os indutores continuam desmagnetizando com os mesmos níveis de tensões da etapa anterior. Os capacitores C_a , C_b , C_1 e C_3 estão carregando e o C_2 descarregando. Os diodos D_1 e D_2 estão bloqueados e D_3 esta conduzindo.


Etapa 4 [$t_3 - t_4$, Fig. 8(d)]: Está etapa se inicia quando o diodo D_1 inicia a sua condução. Os indutores L_a , L_b , e L_k estão desmagnetizando com as tensões de $V_i - V_{Ca}$, $L_b(V_{Ca} - V_{C1}) / (L_b + L_k)$ e $L_k(V_{Ca} - V_{C1}) / (L_b + L_k)$, respectivamente. Os capacitores C_a , C_b , C_1 e C_3 estão carregando e o C_2 descarregando. Enquanto aos semicondutores, o interruptor está aberto e os diodos D_a , D_1 e D_3 estão conduzindo e o diodo D_2 está em bloqueio.




(a)



(b)



(c)



(d)

Fig. 8 Etapas de operação Fig. 2(d) + Fig. 1(h): (a) Etapa 1. (b) Etapa 2. (c) Etapa 3. (d) Etapa 4.

3.2 Avaliação de N vs D

Tabela 3. Especificações de Projeto

Especificações	Valores
Potência de Entrada - P_i	250 W
Tensão de Entrada - V_i	25 V
Tensão de Saída - V_o	400 V
Ganho de Tensão - M	16




Fig. 9 N vs D considerando $M = 16$:

A partir das especificações dadas na Tabela 3, os conversores propostos devem alcançar um ganho de tensão $M = 16$. Para isso, os valores de D e N devem ser ajustados. A Fig. 9 apresenta uma relação entre razão cíclica (D) e a relação de transformação (N), para que os dois conversores alcancem o ganho desejado. Como pode ser visto, à medida que D aumenta N diminui, vice-versa. Sabendo que utilizar D elevado implica no aumento das perdas de condução do interruptor e N elevado implica no aumento das perdas causadas pela indutância de dispersão (L_k), esses fatores devem ser cuidados no momento de escolher o ponto de operação dos conversores. Assim, para demonstrar o TVS dos conversores, foram escolhidos três pontos de operação, vide Tabela 4.

4. SIMULAÇÃO DO CONVERSOR PROPOSTO

Para validar o funcionamento dos conversores propostos e demonstrar o fator TVS , os parâmetros dados na Tabela 4 foram utilizados no software PSIM®.


Inicialmente, na Fig. 10 são apresentadas as formas de onda da tensão de saída ($V_o = 400$ V) e tensão de entrada ($V_i = 25$ V) para os dois conversores propostos. Desta forma, fica evidente que os conversores alcançaram o ganho de tensão ($M = 16$) desejado. Validando assim o princípio de operação e a aplicação de alto ganho de tensão desses conversores.

Em relação ao TVS , na Tabela 5 é mostrado um conjunto de resultados para diferentes pontos de operação em relação a N e D , de acordo com Fig. 9. Conforme é apresentado na Fig. 4(d) e na Tabela 5, o conversor Fig. 2(d)+Fig. 1(b) possui menor TVS em relação ao conversor Fig. 2(d)+Fig. 1(h). Desta forma, pode-se afirmar que os possíveis componentes utilizados no conversor Fig. 2(d)+Fig. 1(b), irão possuir menores níveis de tensão, consequentemente, menores resistências intrínsecas. Assim, a eficiência do conversor tende-se a ser maior. Além disso, para validar o TVS da Fig. 4(d), na Tabela 5 pode ser visto que o conversor Fig. 2(d)+Fig. 1(b) e Fig. 2(d)+Fig. 1(h) alcançaram um resultado de TVS na simulação de 3,3917 e 4,0021. Esses resultados estão coerentes, o que valida as avaliações de TVS feitas.


Por fim, para demonstrar o efeito do L_k nos conversores em relação ao ganho dos conversores, a Fig. 11 foi simulada e plotada. Como pode ser visto, o L_k não degrada o desempenho do ganho dos conversores. Somente, para $D <$

Tabela 4. Especificações dos Conversores

Nome	Fig. 2(d) + Fig. 1(b)	Fig. 2(d) + Fig. 1(h)
Frequência de Chaveamento	100 kHz	
Capacitores (μ F) C_a, C_b	22, 22	22, 22
C_1, C_2 e C_3	9, 22 e 22	9, 22 e 22
Indutores (μ F) L_a, L_k	150, 1,5	220, 1,5
L_b		150



(a)



(b)

Fig. 10 Resultado de Simulação do Ganho de Tensão. (a) Fig. 2(d) + Fig. 1(b). Fig. 2(d) + Fig. 1(h).

0,2, o efeito do L_k fica evidente no ganho dos dois conversores. Assim, se tem dois conversores de alto ganho de tensão e baixos esforços de tensão, o que permite estimar que esses conversores possam alcançar elevado rendimento e ser competitivo com os demais conversores de alto ganho de

Tabela 5. Resultado de Simulação do TVS

N	$N = 1,2$		$N = 9,2$	$N = 4,45$	$N = 3$	
	$D = 0,8$	$D = 0,4$	$D = 0,3$		$D = 0,688$	$D = 0,345$
Fig. 2(d) +	Fig. 1(b)	Fig. 1(h)	Fig. 1(b)	Fig. 1(h)	Fig. 1(b)	Fig. 1(h)
V_o	400,00	400,00	400,00	400,00	400,00	400,00
V_{C_a}	0,00	75,00	0,00	43,11	0,00	52,10
V_{C_b}	0,00	49,22	0,00	18,11	0,00	27,10
V_{C_1}	125,00	125,00	35,70	62,64	80,02	80,62
V_{C_2}	155,00	215,00	265,50	254,85	155,03	237,92
V_{C_3}	275,00	275,00	363,90	337,10	320,44	320,78
V_s	125,00	125,00	35,71	62,64	80,02	80,62
V_{D_a}	0,00	125,00	0,00	62,64	0,00	80,02
V_{D_1}	125,00	125,00	35,46	62,64	80,02	80,63
V_{D_2}	275,00	275,00	363,70	337,11	320,63	320,68
V_{D_3}	275,00	275,00	363,70	334,00	320,53	320,37
TVS	3,3875	4,1605	3,6591	3,9371	3,3917	4,0021

tensão que utilizam a estrutura *ladder* de capacitor chaveado. Além disso é possível visualizar o efeito da dispersante e das resistências parasitas do conversor para razão cíclica muito elevada ($D > 0.8$), vide Fig. 11.

Para encontrar o rendimento teórico dos conversores propostos, foi realizada uma simulação no software PSIM®. Os valores dos capacitores e indutores foram os apresentados na Tabela 4, além disso foram consideradas somente as resistências intrínsecas dos semicondutores, sendo estas iguais a $50\text{m}\Omega$. Os resultados obtidos são demonstrados na Fig. 12. Onde pode-se observar que apresentam um bom rendimento superior a 90%.




Fig. 11 Resultado de Simulação do Ganho de Tensão. (a) Fig. 2(d) + Fig. 1(b). Fig. 2(d) + Fig. 1(h)




Fig. 12 Resultado de Simulação do Rendimento.

6. CONCLUSÕES

Do conjunto de conversores gerados e propostos, pode-se concluir que os conversores apresentaram e alcançaram um alto ganho de tensão. No entanto, o conversor Fig. 2(d)+Fig. 1(b) possui menores esforços de tensão, assim, se estima que esse apresentara melhor rendimento. A combinação do secundário do indutor acoplado em série com o capacitor C_2 faz com que a corrente de pico do capacitor chaveado seja limitada e que o ganho seja maior, visto que as parcelas V_{N2FL} e V_{N2For} se somam com o ganho da estrutura *ladder* do capacitor chaveado. Essas avaliações foram validadas através de simulação, comprovando assim o desempenho dos conversores propostos e da metodologia empregada no artigo.

AGRADECIMENTOS

Os autores gostariam de agradecer ao CNPq pelo financiamento do projeto processo n° 425155/2018-8.

REFERÊNCIAS

- Ali, Kawsar, et al. "A GaN-based High Step-Up Half-Bridge Resonant Converter for Interfacing PV Modules to DC Data Centers." 2019 IEEE 4th International Future Energy Electronics Conference (IFEEC). IEEE, 2019
- Andrade, A. M. S. S., Mattos, E., Schuch, L., Hey, H. L., e Martins, M. L. S., "Synthesis and comparative analysis of very high step-up DC-DC converters adopting coupled-inductor and voltage multiplier cells," IEEE Transactions on Power Electronics, v. 33, n. 7, p. 5880-5897, 2018.
- Andrade, J. M., Salvador, M. A., Coelho, R. F. e Lazzarin, T. B., "General Method for Synthesizing High Gain Step-up dc-dc Converters Based on Differential Connections," IEEE Transactions on Power Electronics, 2020.
- Eddine Boukebbous, Seif, et al. "High voltage gain quasi Z source DC-DC converter contribution to photovoltaic systems." 2019 4th International Conference on Power Electronics and their Applications (ICPEA). IEEE, 2019.
- Forouzesh, M., Siwakoti, Y. P. S., Gorji, A., Blaabjerg, F. e Lehman, B., "Step-Up DC-DC Converters: A Comprehensive Review of Voltage-Boosting Techniques, Topologies, and Applications," IEEE Transactions on Power Electronics, vol. 32, no. 12, pp. 9143-9178, Dec. 2017.
- Maccarini, M. C. "Retificador monofásico com fator de potência unitário, de alto ganho, baseado em um conversor boost híbrido," Dissertação de Mestrado, UFSC, 2013.
- Martins, M. L. S., "Conversor boost-flyback com células multiplicadoras de tensão para aplicação em fontes alternativas," Eletrônica de Potência, v. 22, n. 2, p. 122-130, 2017
- Q. Zhao e F. C. Lee, "High-efficiency, high step-up DC-DC converters," IEEE Transactions on Power Electronics, vol. 18, no. 1, pp. 65-73, Jan. 2003.
- Ranjana, Mahajan Sagar Bhaskar, Nandyala Sreeramula Reddy, and Repalle Kusala Pavan Kumar. "Non-isolated dual output hybrid DC-DC multilevel converter for photovoltaic applications." 2014 2nd International Conference on Devices, Circuits and Systems (ICDCS). IEEE, 2014.
- Schmitz, L., Martins, D. C. e Coelho, R. F., "Generalized High Step-Up DC-DC Boost-Based Converter With Gain Cell," IEEE Transactions on Circuits and Systems I: Regular Papers, vol. 64, no. 2, pp. 480-493, Feb. 2017.
- Silva, G. V., Coelho, R. F., e Lazzarin, T. B., "Modelagem do Conversor Boost com Células a Capacitor Chaveado por Meio de um Conversor Equivalente de Ordem Reduzida," Eletrônica de Potência, v. 22, p. 288-297, 2017.
- Tang, Y., Wang, T. H, e Yaohua, A., "Switched-capacitor-based active-network converter with high voltage gain," IEEE transactions on power electronics, v. 29, n. 6, p. 2959-2968, 2013.
- Tang, Y., Wang, T., e FU, D., "Multicell switched-inductor/switched-capacitor combined active-network converters," IEEE Transactions on Power Electronics, v. 30, n. 4, p. 2063-2072, 2015