NOVO INVERSOR MONOFÁSICO SEM TRANSFORMADOR COM ELIMINAÇÃO DA CORRENTE DE FUGA CAPACITIVA PARA SISTEMAS DE GERAÇÃO FOTOVOLTAICA

VITOR M. FIORI^{1,2}, LUCAS R. BÚRIGO², IVO BARBI²

¹FURG – Campus Carreiros Av. Itália - km 08, CEP 96201-900 Rio Grande, RS, Brasil

²Departamento de Automação e Sistemas - DAS Universidade Federal de Santa Catarina Florianópolis, SC, Brasil

E-mails: vmfiori@hotmail.com, lrochaburigo@gmail.com, ivobarbi@gmail.com

Abstract— This work proposes a new photovoltaic transformerless inverter to be connected to the grid, consisting basically of four power transistors, with antiparallel diodes and a main inductor. The study is carried out using a continuous supply voltage source and a purely resistive load with capacitive filter at the inverter output. The topology is designed in such a way that, when incorporated into a photovoltaic generator system, it suppresses the potential difference between: the negative pole of the photovoltaic module; the common node (reference zero) of the inverter circuit; and the output terminal connected to the neutral of the electrical grid. In this way, it prevents the leakage current through the parasitic capacitor of the photovoltaic modules, caused by the high frequency common mode voltage, originated from the voltages on the inverter switches. The expressions developed for the new inverter, in steady state, were validated.

Keywords-Photovoltaic generation connected to the grid, Transformerless inverter, Capacitive leakage current.

Resumo— Este trabalho propõe um novo inversor fotovoltaico sem transformador para ser conectado à rede elétrica, constituído basicamente por quatro transistores de potência, com diodos em antiparalelo e um indutor principal. O estudo é realizado empregando uma fonte de tensão contínua de alimentação e uma carga puramente resistiva, com filtro capacitivo na saída do inversor. A topologia foi concebida de tal forma que, quando incorporada a um sistema gerador fotovoltaico, suprime a diferença de potencial entre: o polo negativo do módulo fotovoltaico; o nó comum (referência zero) do circuito inversor; e o terminal de saída ligado ao neutro da rede elétrica. Desta maneira, evita a corrente de fuga através do capacitor parasita dos módulos fotovoltaicos, provocada pela tensão de modo comum de alta frequência, originada das tensões sobre as chaves do inversor. As expressões desenvolvidas para o novo inversor, em regime permanente, foram validadas.

Palavras-chave— Geração fotovoltaica conectada à rede, Inversor sem transformador, Corrente de fuga capacitiva.

1 Introdução

Os sistemas fotovoltaicos conectados à rede elétrica, particularmente os sistemas monofásicos de baixa potência (até 5 kW), estão se tornando um dos métodos mais importantes de geração de energia no mundo. São normalmente sistemas privados, em que o proprietário busca obter o máximo rendimento do sistema. Portanto, questões como: confiabilidade; eficiência; custo; tamanho e peso, passam a ser fundamentais para o estágio de conversão destes. Um transformador conectado entre a saída do inversor e a rede elétrica fornece segurança para as pessoas, implica na redução de correntes de fuga, entre o sistema fotovoltaico (FV) e o terra, e assegura que nenhuma corrente contínua seja injetada na rede. Além disso, o incremento do nível de tensão de saída do inversor permite o uso da ponte H com modulação unipolar por largura de pulso (PWM). No entanto, um transformador de baixa frequência é grande, volumoso e caro. Sua retirada cria uma conexão galvânica entre a rede e o painel fotovoltaico, permitindo correntes de fuga perigosas (correntes de modo comum) através da capacitância parasita existente entre o arranjo fotovoltaico e o terra, se o inversor gerar uma tensão de modo comum de alta frequência (GONZÁLEZ *et al*, 2007).

O isolamento galvânico também pode estar presente no lado CC, usando um transformador de alta frequência, que é menor e custa menos que um transformador de baixa frequência. Todavia, esse tipo de transformador requer um estágio de potência adicional, o que aumenta a complexidade do sistema fotovoltaico e reduz sua eficiência (VÁZQUEZ *et al*, 2015).

Uma topologia sem transformador que não gera tensão de modo comum oscilante é a família de inversores de meia ponte, com dois, três ou mais níveis. A principal desvantagem desta é a necessidade de altas tensões de entrada (maior que, aproximadamente, 700 V para aplicações na Europa), o que envolve o uso de uma grande *string* (conjunto de módulos FVs conectados em série) ou um estágio CC-CC elevador, anterior ao inversor. A topologia de ponte completa requer metade da tensão de entrada exigida pela topologia de meia ponte, ou seja, cerca de 350 V para aplicações europeias. Para evitar uma tensão de modo comum variável, a ponte completa deve ser modulada com PWM bipolar, o que leva o conversor a uma baixa eficiência e a uma alta ondulação de corrente (GONZÁLEZ et al, 2007).

Existem diversas sugestões topológicas para a redução da corrente de fuga, as quais agregam um número maior de componentes e complexidade ao circuito inversor, tais como: desconectar o lado da rede elétrica do lado fotovoltaico, durante os períodos de roda livre; conectar o ponto médio dos capacitores, do barramento CC, ao neutro da rede elétrica ou conectar diretamente o terminal negativo do módulo FV, também ao neutro da rede elétrica (VÁZQUEZ et al, 2015).

Portanto, a partir do exposto, sempre que o isolamento galvânico não for imprescindível (por exemplo, quando não for exigência das normas locais de seguranca) os inversores FVs sem transformador tornam-se mais atraentes, por serem mais leves, mais baratos e menos volumosos, além de possibilitarem alcançar uma maior eficiência.

O inversor proposto requer quatro interruptores (transistores com diodos em antiparalelo) e um indutor, em sua estrutura básica. Conecta diretamente o potencial comum de seu circuito ao potencial negativo do módulo FV e ao neutro da rede, eliminando as diferenças de potenciais entre eles. Desta forma, elimina a corrente de fuga capacitiva provocada pelo chaveamento, empregando uma topologia com um número reduzido de semicondutores e componentes passivos.

2 Corrente de fuga capacitiva

Na Figura 1 é mostrado um sistema gerador FV clássico com: uma ponte H inversora; dois indutores de saída ($L_1 e L_2$), a conexão à rede elétrica e a capacitância parasita C_P do módulo FV. Esta capacitância, intrínseca aos módulos, é resultante da associação de três capacitâncias, originadas da proximidade das células de silício com: a moldura (quadro) C_{ef} , o rack C_{er} e o terra C_{eg} (CHEN *et al*, 2016).





Como a moldura e o rack estão aterrados, a capacitância parasita do módulo FV será:

$$C_P = C_{ef} + C_{er} + C_{eg} \tag{1}$$

2.1 Tensão de modo comum

A partir do sistema gerador fotovoltaico clássico mostrado na Figura 1, estabelece-se uma representação simplificada do circuito, Figura 2. A tensão de modo comum deste circuito provoca a corrente de fuga através do capacitor parasita dos módulos FVs, conforme análise a seguir. As tensões instantâneas nos interruptores S2 (v_{S2}) e S4 (v_{S4}) são representadas por fontes de alta frequência.



Figura 2. Circuito simplificado

Como a frequência da rede é muito menor que a frequência de chaveamento, a influência da tensão v_o da rede, no circuito equivalente de alta frequência, é desprezível (CHA et al, 2016). Portanto, pode-se eliminar esta fonte do circuito, resultando o circuito simplificado da Figura 3.



Figura 3. Circuito simplificado sem a tensão da rede

Aplicando o teorema de Thévenin ao circuito da Figura 3, considerando os indutores L_1 e L_2 com mesmo valor L de indutância e que a tensão Thévenin é a tensão de modo comum (v_{mc}) , resulta o circuito equivalente da Figura 4.



Figura 4. Circuito equivalente Thévenin

Onde:

$$v_{mc} = \frac{v_{s2} + v_{s4}}{2} \tag{2}$$

Portanto, na frequência de chaveamento f_s a corrente de fuga capacitiva é definida como:

$$i_{c} = \frac{v_{mc}}{\left(\frac{\omega_{s}.L}{2} - \frac{1}{\omega_{s}.C_{p}}\right)}$$
(3)

Sendo:

$$\omega_{\rm s} = 2\pi f_{\rm s} \tag{4}$$

2.2 Exemplo

Adotando-se as seguintes especificações para o circuito da Figura 1: uma tensão $V_{CC} = 400$ V, gerada pelos módulos FVs; uma indutância $L = 500 \mu$ H dos filtros de saída; uma capacitância parasita de 100 nF; uma frequência de chaveamento de 50 kHz e a rede elétrica de 220 V / 60 Hz.

Na Figura 5 são mostradas as tensões sobre os interruptores S2 (v_{S2}), S4 (v_{S4}) e a resultante tensão de modo comum v_{mc} , para uma simulação de operação com modulação unipolar.



Figura 5. Tensões: sobre S2, S4 e a de modo comum

A tensão de modo comum representada por suas componentes contínua e alternada fundamental (5), permite o cálculo da amplitude da corrente de fuga capacitiva.

$$v_{mc} = \frac{V_{CC}}{2} + \frac{\sqrt{3}}{4} V_{CC} . \mathrm{sen}(2\pi f_s t)$$
 (5)

Empregando (3), a amplitude da corrente de fuga provocada pela componente fundamental da tensão de modo comum é:

$$I_{c} = \frac{\frac{\sqrt{3}}{4}.400}{\left(\frac{2\pi.50.10^{3}.500.10^{-6}}{2} - \frac{1}{2\pi.50.10^{3}.100.10^{-9}}\right)}$$
(6)
$$I_{c} = 3,7 \text{ A}$$
(7)

O capacitor parasita fica submetido a componente de tensão na frequência de chaveamento, justificando a alta corrente de fuga resultante, tornando a ponte H sem transformador e com modulação unipolar, inadequada a conexão com a rede.

3 Topologia Proposta

Para este estudo é empregada uma fonte contínua de alimentação V_{in} , uma carga resistiva R_o e um capacitor C_o na saída do circuito, conforme mostrado na Figura 6.

O princípio de funcionamento desta nova topologia é apresentado a partir das suas etapas de operação e de suas formas de onda de tensão e corrente no indutor L.



Figura 6. Esquema do inversor proposto

Os interruptores são comandados em alta frequência aos pares, S1 com S4 e S2 com S3, e de forma complementar, modulando a tensão gerada na saída, por meio da largura dos pulsos.

As etapas de operação são analisadas considerando os comportamentos da tensão v_L e corrente i_L no indutor para uma tensão v_o positiva de saída, assumida constante durante o período de chaveamento. Na Figura 7 são mostradas estas formas de onda.



Figura 7. Tensão e corrente no indutor durante um período de chaveamento

3.1 Primeira Etapa de operação (0 < t < DT)

Nesta etapa, Figura 8, os transistores dos interruptores S2 e S3 são acionados. Os diodos em antiparalelo, destes interruptores, assumem a corrente do indutor, uma vez que esta é negativa para tensões positiva de carga, conforme é mostrado na Figura 7. O capacitor C_o fornece energia para a carga.



Figura 8. Primeira Etapa de Operação

 $v_L = V_{in}$

A tensão no indutor resulta:

1

A equação da variação de corrente será:

$$\Delta L_{L} = \frac{V_{in}}{L}.DT$$
(9)

3.2 Segunda Etapa de operação (DT < t < T)

Na Figura 9 é mostrado que os transistores dos interruptores S1 e S4 são acionados, assumindo a corrente do indutor. Durante esta etapa, a fonte de tensão fornece energia ao indutor, capacitor e carga.



Figura 9. Segunda Etapa de Operação

Neste estado topológico a tensão no indutor é definida pela diferença:

$$v_L = V_o - V_{in} \tag{10}$$

A equação da variação de corrente, será:

$$\Delta I_L = \frac{V_o - V_{in}}{L} \cdot \left(1 - D\right) T \tag{11}$$

3.3 Ganho de tensão

O ganho de tensão é estabelecido pela razão cíclica D (relação entre o tempo em que S2 conduz e o período de chaveamento). Analisando a forma de onda de tensão no indutor, Figura 7, considerando que seu valor médio é zero em regime permanente, de (9) e (11) resulta:

$$G(D) = \frac{1 - 2D}{1 - D}$$
(12)

Graficamente o ganho de tensão em função da razão cíclica apresenta a forma mostrada na Figura 10.



Figura 10. Ganho de tensão em função da razão cíclica

A partir dos resultados, conclui-se que a topologia proposta apresenta uma capacidade de inversão para valores de razão cíclica entre 0 e 2/3, além de possuir um comportamento não linear.

3.4 Razão Cíclica para Geração Senoidal

Para geração de uma tensão de saída senoidal ($v_o = V_p$.sen θ), a razão cíclica precisa variar em função do ângulo θ que é definido pela frequência angular ω_r da tensão a ser gerada, e pelo tempo, segundo a equação ($\theta = \omega_r.t$). Por sua vez, a tensão de pico V_p é estabelecida pelo índice de modulação ($\alpha = V_p / V_{in}$).

Portanto, a partir da equação (12) deduz-se que:

$$D(\theta, \alpha) = \frac{1 - \alpha. \text{sen}\theta}{2 - \alpha. \text{sen}\theta}$$
(13)

Escolhendo valores de α iguais a 0,25; 0,5; 0,75 e 1, a razão cíclica para uma geração senoidal se comporta como mostrado graficamente na Figura 11.



Figura 11. Razão cíclica em função de θ

3.5 Corrente média quase instantânea no indutor em função de θ

A corrente no interruptor S4 (i_{S4}) é considerada positiva quando assumida pelo transistor. Esta e as outras correntes, mostradas na Figura 6, estabelecem a seguinte relação:

$$i_{S4} = i_C + i_o \tag{14}$$

Para um período de chaveamento em regime permanente o valor médio da corrente i_C no capacitor é zero, enquanto que a corrente de carga i_o é considerada constante. Sendo assim, em termos de valor médio quase instantâneo, a corrente no interruptor S4 resulta igual a de carga, conforme a equação:

$$I_{s_4} = I_o \tag{15}$$

Como durante a segunda etapa, Figura 9, o interruptor S4 é percorrido pela corrente do indutor com a forma de onda mostrada na Figura 7, seu valor médio quase instantâneo é:

$$\bar{I}_{s_4} = -(1-D).\bar{I}_{L} \tag{16}$$

Portanto, a partir das equações (15) e (16), resulta:

$$\bar{I}_{\scriptscriptstyle L} = \frac{I_o}{D-1} \tag{17}$$

Como a carga é resistiva a corrente de saída varia senoidalmente durante o ciclo da tensão gerada pelo inversor ($i_o = I_p$.sen θ), o valor médio quase instantâneo da corrente no indutor passa a variar também com o ângulo θ , conforme a equação a seguir:

$$\bar{I}_{\scriptscriptstyle L}(\theta) = \frac{I_{\scriptscriptstyle P}.\mathrm{sen}\,\theta}{D(\theta) - 1} \tag{18}$$

Substituindo (13) em (18) e considerando que:

$$I_P = \frac{V_P}{R_o} = \frac{\alpha N_{in}}{R_o} \tag{19}$$

Resulta:

$$\overline{I_L}(\theta) = \frac{V_{in}}{R_o} .\alpha. \operatorname{sen} \theta . (\alpha. \operatorname{sen} \theta - 2)$$
(20)

De forma parametrizada, pode-se escrever:

$$I_{L}(\theta, \alpha) = \alpha. \operatorname{sen} \theta. (\alpha. \operatorname{sen} \theta - 2)$$
(21)

Na Figura 12 são mostrados os comportamentos da corrente média quase instantânea no indutor em função de θ , para valores de α iguais a 0,25; 0,5; 0,75 e 1.



Figura 12. Corrente média quase instantânea no indutor em função de θ (valores parametrizados)

3.6 Valor da indutância - L

Como a razão cíclica varia no período da tensão gerada e considerando que ($T = 1/f_s$), a equação (9) pode ser definida em função de θ , como:

$$\Delta I_{L}(\theta) = \frac{V_{in}}{L.f_{s}} \cdot \frac{1 - \alpha.\mathrm{sen}\,\theta}{2 - \alpha.\mathrm{sen}\,\theta}$$
(22)

De forma parametrizada, tem-se:

$$M_{L}(\theta, \alpha) = \frac{1 - \alpha. \operatorname{sen} \theta}{2 - \alpha. \operatorname{sen} \theta}$$
(23)

Esta equação (23) resultou igual a equação da razão cíclica (13), cujo comportamento é mostrado graficamente pela Figura 11. A partir desta figura verifica-se que para $\theta = 3\pi/2$ ocorre a ondulação máxima. Substituindo-se este valor na equação (22), resulta:

$$\Delta I_{L_{\text{max}}} = \frac{V_{in}}{L.f_{s}} \cdot \frac{1+\alpha}{2+\alpha}$$
(24)

Portanto, definida uma ondulação máxima de corrente no indutor, pode-se calcular a sua indutância, conforme a equação a seguir:

$$L = \frac{V_{in}}{\Delta I_{L_{max}}} \cdot f_s \cdot \frac{1+\alpha}{2+\alpha}$$
(25)

3.7 Valor da capacitância - Co

Considerando-se a corrente de saída constante durante o período de chaveamento ($i_o = I_o$) e que, na primeira etapa de operação $i_c = -i_o$, tem-se:

$$C_o \cdot \frac{\Delta V_C}{DT} = -I_o \tag{26}$$

Ou seja, a variação de tensão no capacitor fica definida pela equação:

$$\Delta V_C = \frac{-I_o.D}{C_o.f_s} \tag{27}$$

Como para o ciclo da tensão gerada a corrente de saída varia ($i_o = I_P.\sin \theta$), a ondulação também irá variar. Substituindo (13) em (27), considerando a variação da corrente e a equação (19) para a amplitude I_P , tem-se:

$$\Delta V_{C}(\theta) = \frac{V_{in}}{R_{o}.C_{o}.f_{s}} \cdot \frac{1 - \alpha.\mathrm{sen}\,\theta}{2 - \alpha.\mathrm{sen}\,\theta} \left(-\alpha.\mathrm{sen}\,\theta\right) \quad (28)$$

De forma parametrizada, será:

$$\Delta V_c(\theta, \alpha) = \frac{1 - \alpha. \operatorname{sen} \theta}{2 - \alpha. \operatorname{sen} \theta} (-\alpha. \operatorname{sen} \theta)$$
(29)

Na Figura 13 são apresentados os comportamentos da ondulação de tensão em função do ângulo θ , tomando α como parâmetro. Os valores escolhidos para α são: 0,25; 0,5; 0,75 e 1.



Figura 13. Ondulação da tensão de saída em função de θ (valores parametrizados)

No gráfico da Figura 13 é mostrado que a ondulação máxima de tensão no capacitor ocorre para $\theta = 3\pi/2$. Substituindo este valor de θ em (28) a equação resultante corresponde a da ondulação máxima. Consequentemente, para o cálculo de C_o basta isola-lo nesta equação:

$$C_o = \frac{V_{in}}{\Delta V_{C_{max}}.R_o.f_s}.\alpha.\frac{1+\alpha}{2+\alpha}$$
(30)

4 Comportamento em Regime Permanente

O comportamento estático da nova topologia inversora é verificado por simulação e experimentalmente. Os Quadros 1 e 2 apresentam os dados especificados e os parâmetros calculados para a implementação do circuito.

Quadro 1. Dados especificados para o inversor.

Especificações	$P_o = 1500 \text{ W}$
	$V_{in} = 400 \text{ V}$
	$V_P = 311 \text{ V}$
	$f_r = 60 \text{ Hz}$
	$f_s = 40 \text{ kHz}$
	$k_{I} = 0,25$
	(Fator de ondulação da corrente)
	$k_2 = 0,05$
	(Fator de ondulação da tensão)

Empregando as equações desenvolvidas e os dados especificados para o inversor, Quadro 1, são calculados alguns parâmetros do circuito, cujos resultados são apresentados no Quadro 2.

Parâmetro	Valor	Unidade
Carga: R _o	32,24	Ω
Relação: a	0,7775	
Amplitude da corrente – I_p	9,646	Α
Indutância - L	1	mH
Capacitância – Co	10	μF

Para geração de tensão sinusoidal, os interruptores do circuito inversor devem ser comandos com uma razão cíclica em função de θ , definida pela equação (13), através de uma modulação por largura de pulso e em malha aberta.

4.1 Resultados das Simulações

O diagrama do circuito inversor para simulação é apresentado na Figura 14. O esquema do estágio de comando mostra a geração do sinal modulador necessário para obter uma tensão senoidal na carga. Os sinais de comando, para os interruptores do estágio de potência do circuito, são gerados comparando o sinal modulador com uma portadora de alta frequência.



Figura 14. Esquema do circuito inversor simulado

Tensão Gerada

Na Figura 15 são mostrados o sinal de razão cíclica imposta, parte superior da figura, e a tensão na carga, gerada pelo inversor, parte inferior da figura.



Figura 15. Razão cíclica imposta (parte superior) e tensão vo de saída (parte inferior)

A tensão v_o resultante apresenta a forma e a amplitude especificadas para o inversor, comprovando sua capacidade de operação.

Ondulação da Tensão de Saída •

A ondulação de tensão no capacitor C_o , mostrada na Figura 16, é verificada nas proximidades do ângulo correspondente ao seu valor máximo.



O resultado apresentou um valor de ondulação muito próximo do calculado.

Corrente no Indutor

A forma de onda da corrente no indutor L é apresentada na Figura 17. São mostradas em azul todas as suas componentes e em vermelho a componente fundamental, na frequência da tensão gerada.



O resultado, comprova o ilustrado pela Figura 12, originado das equações desenvolvidas. Fica evidenciada a assimetria desta corrente em relação ao eixo zero, provocada pela não linearidade do ganho de tensão da topologia.

Ondulação da Corrente no Indutor

A ondulação de corrente no indutor L, para ângulos θ próximos a $3\pi/2$, é mostrada na Figura 18.



O valor resultante de ΔI_L está de acordo com as especificações.

Corrente de Entrada do Inversor

Na Figura 19 é apresentada a corrente de entrada do inversor. Em vermelho a sua forma de onda contendo todas as componentes, originadas da alta frequência de chaveamento, e em azul o seu valor filtrado, com frequência igual a duas vezes a da tensão gerada.



Corrente de Saída do Inversor

Em S4 tem-se a corrente de saída do inversor, conforme mostrado na Figura 20. Em vermelho são apresentadas todas as suas componentes e em azul a componente fundamental, na frequência da tensão gerada pelo inversor.



Figura 20. Corrente nos interruptores S1 e S4

• Corrente nos interruptores S2 e S3

A corrente nos interruptores S2 e S3 possui a forma mostrada na Figura 21. Também para este caso são registradas as componentes de alta e baixa frequência.



Figura 21. Corrente nos interruptores S2 e S3

Os resultados das simulações validam as equações e registros gráficos, estabelecidos através da análise em regime permanente do inversor proposto.

4.2 Resultados Experimentais

A nova topologia inversora foi projetada e testada em laboratório, resultando nas formas de onda a seguir:

• Tensão e Corrente na Carga

Na Figura 22 são apresentadas as formas de onda de tensão e corrente na carga.



Figura 22. Tensão v_o (em roxo) – Escala: 100 V/div e corrente i_o (em verde) – Escala: 500 mA/div; Escala de tempo: 10 ms/div

As formas de onda de corrente e tensão resultaram em conformidade com as especificações de projeto.

• Tensão e Corrente no Indutor (períodos da tensão gerada)

A tensão sobre o indutor e a corrente que o percorre são mostradas na Figura 23, ilustrando seus comportamentos durante períodos da tensão gerada.



Figura 23. Tensão v_L (em azul) – Escala: 500 V/div e corrente i_L (em verde) – Escala: 10 A/div; Escala de tempo: 10 ms/div

Tensão e Corrente no Indutor (períodos de chaveamento)

Na Figura 24 são evidenciados os comportamentos da tensão e corrente do indutor para períodos de chaveamento.



Figura 24. Tensão v_L (em azul) – Escala: 500 V/div e corrente i_L (em verde) – Escala: 10 A/div; Escala de tempo: 40 μs/div

• Tensões sobre S1 e S2

Os interruptores S1 e S2 operam complementarmente, ficando sob as tensões mostradas na Figura 25, durante o período de chaveamento.



Figura 25. Tensão v_{s1} (em roxo) – Escala: 200 V/div e tensão v_{s2} (em verde) – Escala: 200 V/div; Escala de tempo: 4 µs/div

As tensões sobre os interruptores são originadas da tensão V_{in} de alimentação mais aquelas devidas aos elementos reativos do circuito.

Tensões sobre S3 e S4

Os interruptores S3 e S4, assim como S1 e S2, também operam complementarmente, resultando nas tensões mostradas na Figura 26.



Figura 26. Tensão v_{53} (em roxo) – Escala: 500 V/div e tensão v_{54} (em verde) – Escala: 500 V/div; Escala de tempo: 4 μ s/div

Neste caso as tensões sobre os interruptores dependem, além da tensão V_{in} de alimentação, também da tensão de carga.

• Rendimento da topologia

A eficiência do protótipo do novo inversor em função da potência de saída é apresentada graficamente na Figura 27.



Os resultados experimentais validam os estudos teóricos.

5 Conclusão

A viabilidade técnica da nova topologia inversora proposta, para operação em geração fotovoltaica, sem o uso de transformador e conectada à rede elétrica, foi comprovada conforme descrito no presente artigo.

A configuração do circuito inversor foi projetada de modo a eliminar a diferença de potencial entre o polo negativo do módulo fotovoltaico, o nó de referência zero da estrutura inversora e o terminal de saída conectado ao neutro da rede elétrica. Isso evita a corrente de fuga através do capacitor parasita dos módulos fotovoltaicos, provocada pela tensão de modo comum de alta frequência, originada das tensões sobre os interruptores do inversor.

O ganho de tensão em função da razão cíclica é não linear. No entanto, sua linearização é possível a partir de uma modulação adequada dos sinais de comando dos transistores de potência do inversor.

As equações desenvolvidas para o novo inversor em regime permanente, demonstradas nos registros gráficos, foram validadas.

Agradecimentos

Ao Laboratório Fotovoltaica - UFSC, na pessoa de seu coordenador Prof. Ricardo Rüther, pela disponibilização da infraestrutura para realização deste trabalho.

Referências Bibliográficas

- Cha, W. J.; Kim, K. T.; Cho, Y. W.; Lee S. H. and Kwon, B. H (2015). Evaluation and analysis of transformerless photovoltaic inverter topology for efficiency improvement and reduction of leakage current. IET Power Electron., Vol. 8, Iss. 2, pp. 255-267.
- Chen, W.; Yang, X.; Zhang, W. and Song X (2016). Leakage Current Calculation for PV Inverter System Based on a Parasitic Capacitor Model. IEEE Transactions on Power Electronics, Vol. 31, No. 12, pp. 8205-8217.
- González, R.; López, J.; Sanchis, P. and Marroyo L (2007). Transformerless Inverter for Single-Phase Photovoltaic Systems. IEEE Transactions on Power Electronics, Vol. 22, No. 2, pp. 693-697.
- Vázquez, N.; Rosas M.; Hernández, C.; Vázquez E. and Perez-Pinal F. (2015). A new common-mode transformerless photovoltaic inverter. IEEE Transactions on Industrial Electronics, Vol. 62, No. 10, pp. 6381-6391.