CONVERSOR CC-CC INTEGRADO COM ÚNICO INTERRUPTOR PARA APLICAÇÕES COM AMPLA TAXA DE CONVERSÃO

IGOR R. OLIVEIRA, CAIO M. A. LUZ, EDUARDO M. VICENTE, FERNANDO L. TOFOLI

Departamento de Engenharia Elétrica, Universidade Federal de São João del-Rei Praça Frei Orlando, 170 – Centro – São João del-Rei–MG – CEP 36307-352

E-mails: <u>caiomeiramaral@hotmail.com</u>, <u>eduardomoreira@ufsj.edu.br</u>, <u>fernandolessa@ufsj.edu.br</u>

ANIEL SILVA DE MORAIS

Faculdade de Engenharia Elétrica, Universidade Federal de Uberlândia Av. João Naves de Ávila, 2121 –Bairro Santa Mônica – Uberlândia –MG – CEP 38400-902

E-mails: <u>aniel@ufu.br</u>

Abstract— An integrated nonisolated DC-DC converter for applications with wide conversion range is proposed in this work. Using a technique known as graft scheme, it is possible to design a SEPIC-buck converter, whose main characteristics are: input and output currents with reduced ripple, implying reduced electromagnetic interference levels; use of a single controlled switch connected to the source reference node, without the need for isolated control circuits; and achievement of wider conversion range than the buck converter in voltage step-down applications. The qualitative and quantitative analyzes of the proposed converter are presented in detail, from which it is possible to design and analyze it. Experimental results are discussed in detail to validate the theoretical considerations.

Keywords- buck converter, SEPIC converter, DC-DC converters with wide conversion range, graft scheme.

Resumo— Este trabalho apresenta um conversor CC-CC integrado não isolado para aplicações com ampla taxa de conversão. Utilizando a técnica conhecida por *graft scheme*, é possível conceber um conversor do tipo SEPIC-*buck*, cujas principais características são: correntes de entrada e saída com ondulação reduzida, implicando menores níveis de interferência eletromagnética; utilização de um único interruptor controlado conectado ao mesmo terminal de referência da fonte, dispensando a utilização de circuitos de comando isolados; obtenção de uma taxa de conversão mais ampla que o conversor *buck* em aplicações abaixadoras. As análises qualitativa e quantitativa do conversor proposto são apresentadas detalhadamente, a partir das quais é possível projetá-lo e analisá-lo. Resultados experimentais são discutidos em detalhes para validar as considerações teóricas.

Palavras-chave— conversor buck, conversor SEPIC, conversores CC-CC com ampla taxa de conversão, graft scheme.

1 Introdução

Conversores CC-CC com ampla taxa de conversão têm sido o foco de diversos estudos recentes no âmbito da eletrônica de potência. Considerando aplicações em que não é obrigatória a presença da isolação galvânica, essas estruturas apresentam vantagens interessantes, como peso, volume e custo reduzidos devido à ausência de transformadores.

As topologias básicas de conversores CC-CC não isolados como *buck, boost, buck-boost,* Ćuk, SEPIC e Zeta são adequadas apenas para aplicações em que a taxa de conversão entre as tensões de entrada e saída não é muito ampla (Mostaan et al., 2017). Caso contrário, é necessária a utilização de razões cíclicas extremamente reduzidas ou elevadas, levando à necessidade de circuitos de acionamento muito rápidos que tipicamente possuem alto custo e não são facilmente encontrados na prática.

Assim, surge a motivação para a criação de uma infinidade de novas topologias, visando à obtenção de estruturas de circuitos para aplicações que exigem ganhos estáticos muito elevados ou reduzidos (Li and He, 2011; ; Ho and Wu, 1994; Maksimovic and Cuk, 1991; Reyes-Malanche et al., 2015; Middlebrook, 1988; Murata et al., 2013), sendo que cada abordagem possui vantagens e desvantagens inerentes.

Uma estratégia bastante utilizada proposta por (Tsai-Fu and Yu-Kai, 1998) é chamada de "graft scheme" (traduzida literalmente como "técnica de enxerto"), em que é possível a substituição dos dois interruptores ativos presentes em dois conversores integrados por um único interruptor ativo, realizando assim a mesma função topológica e agregando as características dos dois estágios. A ideia por trás dessa integração é utilizar as vantagens e particularidades que cada conversor possui em uma estrutura única, a fim de se conseguir conversores mais eficientes, com baixo custo, fácil implementação e circuitos de comando simplificados.

Nesse trabalho, um conversor integrado CC-CC com ampla taxa de conversão é analisado, combinando as características das topologias SEPIC e *buck*, cujas principais características são: correntes de entrada e saída com ondulações reduzidas, o que implica menores níveis de interferência eletromagnética; tensão de saída com a mesma polaridade da tensão de entrada; utilização de um único interruptor controlado conectado ao mesmo terminal de referência da fonte, dispensando assim a utilização de circuitos de comando isolados; e obtenção de uma taxa de conversão mais ampla que a existente no conversor *buck* em aplicações abaixadoras.

Uma estrutura em cascata é então mostrada na Figura 1 (a), a qual apresenta dois interruptores. A concepção do novo conversor com interruptor único é realizada conforme (Tsai-Fu and Yu-Kai, 1998), resultando na Figura 1 (b). O diodo D_a se mostra redundante, pois está relacionado ao mesmo sentido da corrente no interruptor ativo, sendo então retirado na Figura 1 (c) no intuito de reduzir o número de componentes e as perdas por condução e comutação totais.

Por fim, deve-se ressaltar que o conversor SEPIC-*buck* foi introduzido inicialmente por (Cosetin et al., 2012b; Cosetin et al., 2012a) em uma aplicação como estágio de controle de potência para acionamento de LEDs (*light* emitting diodes – diodos emissores de luz). Porém, o conversor foi utilizado como um estágio retificador operando em modo de condução descontínua. Como contribuição deste trabalho, descreve-se a operação da estrutura do tipo CC operando em modo de condução contínua, o que a priori não foi explorado na literatura.



Figura 1 – Concepção do conversor SEPIC-*buck* CC-CC (a) estrutura com dois interruptores; (b) estrutura com um interruptor; (c) estrutura otimizada.

2 Conversor CC-CC Não Isolado SEPIC-*Buck* com Único Interruptor

2.1 Análise Qualitativa

O conversor é composto pelos seguintes elementos: fonte de tensão de entrada V_i ; indutores L_1 , L_2 e L_3 ; capacitores C_1 , C_2 , C_3 ; interruptor S; diodos D_1 , D_2 , D_3 ; e uma carga R.

Para a análise que se segue, considera-se que o conversor opera em modo de condução contínua, isto é, as correntes em todos os indutores não se anulam ao longo do período de comutação. Assim, tem-se na Figura 2 a descrição das etapas de operação, enquanto as respectivas formas de onda teóricas são representadas na Figura 3.



Figura 2 - Estágios de operação: (a) 1º estágio e (b) 2º estágio.

<u>Primeiro estágio</u> [t_0 , t_1] (Figura 2 (a)): O interruptor S entra em condução. A corrente flui através de L_1 , L_2 e L_3 e cresce linearmente, ao passo que os capacitores C_1 , C_2 são descarregados enquanto C_3 alimenta a carga R. O estágio termina quando S é bloqueado. A partir da análise do circuito equivalente, é possível escrever as seguintes equações:

$$V_i - L_1 \cdot \frac{di_{L1}(t)}{dt} = 0 \tag{1}$$

$$V_{C1} + L_2 \cdot \frac{di_{L2}(t)}{dt} = 0$$
 (2)

$$V_{o} - V_{C2} + L_{3} \cdot \frac{di_{L3}(t)}{dt} = 0$$
(3)

em que $i_{LI}(t)$, $i_{L2}(t)$ e $i_{L3}(t)$ são as correntes instantâneas nos indutores L_1 , L_2 e L_3 ; V_{CI} , V_{C2} são as tensões médias nos capacitores C_1 e C_2 respectivamente; V_i é a tensão média de entrada; e V_o é a tensão média de saída.

Além disso, o intervalo de tempo que define esse estágio depende da razão cíclica *D* como:

$$t_1 - t_0 = D \cdot T_s \tag{4}$$

<u>Segundo estágio</u> $[t_1, t_2]$ (Figura 2 (b)): O interruptor *S* sai de condução, os indutores se descarregam através de D_1 e D_2 , os capacitores C_1 , C_2 e C_3 se carregam e há transferência de energia para estágio de saída. As equações (5), (6) e (7) representam o comportamento do circuito.

$$V_i + V_{C1} + V_{C2} - L_1 \cdot \frac{di_{L1}(t)}{dt} = 0$$
 (5)

$$L_{2} \cdot \frac{di_{L2}(t)}{dt} - V_{C2} = 0$$
 (6)

$$L_3 \cdot \frac{di_{L3}(t)}{dt} - V_o = 0 \tag{7}$$

Além disso, o intervalo de tempo correspondente é:





Figura 3 - Formas de onda teóricas: (a) correntes e (b) tensões.

$$t_2 - t_1 = (1 - D) \cdot T_s \tag{8}$$

As tensões médias nos capacitores C_1 e C_2 são descritas pelas seguintes expressões:

$$V_{C1} = -V_i$$

$$V_{C2} = \frac{D \cdot V_i}{(1 - D)}$$
(10)

2.2 Análise Quantitativa

Durante o período de comutação T_s , as tensões médias nos indutores V_{L1} , V_{L2} e V_{L3} são nulas, isto é:

$$\frac{1}{T_s} \cdot \left[\int_{t_0}^{t_1} -V_{C1} \cdot dt + \int_{t_1}^{t_2} (V_{C2}) \cdot dt \right] = 0$$
(11)
$$\frac{1}{t_0} \cdot \left[\int_{t_0}^{t_1} V_{C1} \cdot dt + \int_{t_1}^{t_2} (V_{C2}) \cdot dt \right] = 0$$

$$\overline{T_s} \cdot \left[\int_{t_0} -V_{C1} \cdot dt + \int_{t_1} (V_{C2}) \cdot dt \right] = 0$$
(12)

$$\frac{1}{T_s} \cdot \left[\int_{t_0}^{t_1} \left(V_o - V_{C2} \right) \cdot dt + \int_{t_1}^{t_2} \left(-V_o \right) \cdot dt \right] = 0$$
(13)
Substituindo (4) (8) em (11) tem se:

Substituindo (4), (8) em (11), tem-se:

$$V_{C1} = \frac{V_i - V_{C2} + D \cdot V_{C2}}{1 - D}$$
(14)

Substituindo (4), (8), (14) em (12), obtém-se:

$$V_{C2} = \frac{D \cdot V_i}{1 - D} \tag{15}$$

Finalmente, substituindo (4), (8), (15) em (13), tem-se:

$$G = \frac{V_o}{V_i} = \frac{D^2}{1 - D} \tag{16}$$

De acordo com a Figura 4, pode-se perceber que o conversor proposto é do tipo abaixador-elevador, sendo mais adequado para aplicações abaixadoras com ampla taxa de conversão. A priori, considera-se um ponto de operação em que a tensão de saída é cinco vezes menor que a tensão de entrada. Ao contrário de outras topologias, como os conversores buck e buck-boost, consegue-se para uma mesma taxa de conversão utilizar uma razão cíclica maior, evitando trabalhar com razões cíclicas extremamente pequenas, o que demanda circuitos de acionamento rápidos e complexos. Porém, ao se compará-lo com o conversor boost para aplicações com alto ganho, há a necessidade de utilizar razões cíclicas elevadas, sendo que a estrutura não é adequada para essa finalidade.





As ondulações de corrente nos indutores podem ser determinadas pela análise dos circuitos mostrados na Figura 2, bem como as expressões que definem as indutâncias L_1 , L_2 e L_3 :

$$L_1 = \frac{D \cdot V_i}{f_s \cdot \Delta I_{L1}} \tag{17}$$

$$L_2 = \frac{D \cdot V_i}{f_s \cdot \Delta I_{L2}} \tag{18}$$

$$L_3 = \frac{V_o \cdot (1 - D)}{f_s \cdot \Delta I_{L3}} \tag{19}$$

sendo que $f_s=1/T_s$ é a frequência de comutação; e ΔI_{L1} , ΔI_{L2} e ΔI_{L3} são as ondulações de pico a pico das correntes nos respectivos indutores L_1 , L_2 e L_3 .

Os capacitores C_1 , C_2 e C_3 podem ser determinados com base na definição de capacitância expressa por (20).

$$C = \frac{\Delta Q_C}{\Delta V_C} \tag{20}$$

Assim, as capacitâncias podem ser calculadas de acordo com as seguintes expressões:

$$C_1 = \frac{D^2 \cdot I_o}{f_s \cdot \Delta V_{C1}} \tag{21}$$

$$C_2 = \frac{D \cdot I_o}{f_s \cdot \Delta V_{C2}} \tag{22}$$

$$C_{3} = \frac{V_{o} \cdot (1 - D)}{8 \cdot L_{3} \cdot f_{s}^{2} \cdot \Delta V_{C3}}$$
⁽²³⁾

em que I_o é a corrente média de saída; e ΔV_{Cl} , ΔV_{C2} e ΔV_{C3} são as ondulações de pico a pico das tensões nos respectivos capacitores C_l , C_2 e C_3 .

Os esforços de corrente e tensão no interruptor *S* podem ser determinados a partir das respectivas formas de onda teóricas representadas na Figura 3, resultando em:

$$I_{S(m\acute{e}d.)} = \left(\frac{D}{1-D}\right) \cdot I_o$$

$$I_{S(ef.)} = I_o \cdot \sqrt{\frac{D}{\left(D-1\right)^2}}$$
(24)
(25)

$$V_{S(m\acute{a}x.)} = \frac{V_i}{1 - D} \tag{26}$$

em que $I_{S(\text{méd.})}$ é a corrente média em S, $I_{S(\text{ef.})}$ é a corrente eficaz em S e $V_{S(\text{máx.})}$ é a máxima tensão em S.

As tensões reversas máximas nos diodos são dadas por:

$$V_{D1(m\acute{a}x.)} = \frac{V_i}{1 - D}$$
(27)

$$V_{D2(m\acute{a}x.)} = \frac{D \cdot V_i}{1 - D}$$
(28)

$$V_{D3(m\acute{a}x.)} = V_i \tag{29}$$

As correntes médias e eficazes nos diodos são:

$$I_{D1(m\acute{e}d.)} = D \cdot I_o \tag{30}$$

$$I_{D1(ef.)} = \sqrt{\frac{D^2}{1 - D} \cdot I_o}$$
(31)

$$I_{D2(m\acute{ed.})} = (1 - D) \cdot I_o \tag{32}$$

$$I_{D2(ef.)} = \left(\sqrt{1-D}\right) \cdot I_o \tag{33}$$

$$I_{D3(m\acute{e}d.)} - D \cdot I_o$$
(34)

$$I_{D3(ef)} = \sqrt{D} \cdot I_o \tag{35}$$

3 Resultados Experimentais

Para validar as considerações teóricas, o conversor proposto operando em modo de condução contínua foi projetado com base nos parâmetros descritos Tabela 1. Além disso, vale mencionar que o ponto de operação foi definido considerando a disponibilidade dos componentes do laboratório. Os componentes descritos conforme a Tabela 2 foram utilizados no desenvolvimento do protótipo experimental, conforme ilustrado na Figura 5 (a), o qual opera condições de carga nominal de acordo com as formas de onda apresentadas a seguir.

A curva teórica do ganho estático é comparada com aquela obtida experimentalmente na Figura 5 (b), existindo uma boa correspondência entre as mesmas. Ademais, é razoável afirmar que a taxa de conversão é pouco afetada por elementos parasitas.

O pulso de comando aplicado ao interruptor *S* e as correntes nos indutores L_1 , L_2 e L_3 são mostradas na Figura 6. Nota-se que o conversor opera em modo de condução contínua, uma vez que todas as correntes não se tornam nulas durante todo o período de comutação, enquanto suas respectivas ondulações estão de acordo com as especificações de projeto. Ambas as correntes nos indutores L_1 e L_3 são contínuas, resultando em níveis reduzidos de EMI. Devese ainda mencionar que as formas de onda supramencionadas representam a corrente de entrada e a corrente através do estágio de saída composto pelo capacitor C_3 e a carga como visto na Figura 3.

Tabela 1 - Especificações de projeto do conversor proposto.

Parâmetro	Valor
Tensão de entrada	$V_i = 150 \text{ V}$
Tensão de saída	<i>V_o</i> =30 V
Potência de saída	$P_{o} = 150 \text{ W}$
Frequência de comutação	f _s =30 kHz
Ondulação de tensão nos	$\Delta V_{CI} = 5\%$ de V_o
capacitores	$\Delta V_{C2} = \Delta V_{C3} = 1\%$ de V_o
Ondulação de corrente nos	$\Delta I_{LI}=0,1$ A
indutores	$\Delta I_{L2} = \Delta I_{L3} = 1 \text{ A}$
Razão cíclica	D=0,358
	<i>L</i> _{<i>l</i>} =17,913 mH
Indutores	<i>L</i> ₂ =1,791 mH
	<i>L</i> ₃ =641,742 µH
	$C_l = 14,261 \ \mu F$
Capacitores	<i>C</i> ₂ =199,032 µF
	<i>C</i> ₃ =13,889 µF
Resistência de carga	<i>R</i> =6 Ω

Tabela 2 - Componentes utilizados no protótipo experimental.

Parâmetro	Especificação	
Indutor L_1	L ₁ =20 mH, núcleo NEE-65/33 fa-	
	bricado por <i>Thorthon</i> , N_{LI} =180	
	espiras – 4×AWG 27	
	$L_2=1,90$ mH, núcleo NEE-65/33	
Indutor L_2	fabricado por <i>Thorthon</i> , N_{L2} =50	
	espiras – 3×AWG 26	
Indutor <i>L</i> ₃	$L_3=1,90$ mH, núcleo NEE-65/33	
	fabricado por <i>Thorthon</i> , N_{L3} =45	
	espiras – 5×AWG 24	
Intermentor	MOSFET IRFP460 por Internatio-	
Interruptor	nal Rectifier	
Diodos	Diodo rápido MUR1560 fabricado	
$D_{1}D_{3}$	por ON Semiconductor	
Capacitores	C_I =4,7 µF/250 V, capacitor eletrolí-	
	tico fabricado por Nichicon	
	C_2 =470 µF/400 V, capacitor eletro-	
	lítico fabricado por Hitano	
	C_3 =4,7 µF/250 V, capacitor eletrolí-	
	tico fabricado por Nichicon	
Resistor de	$R_s=10 \text{ k}\Omega/5 \text{ W}$, resistor de cerâmica	
snubber	fabricado por LW	
Capacitor de	C_s =33 nF/400V, capacitor de poli-	
snubber	éster fabricado por Dain	







Figura 5 - (a) Protótipo experimental do conversor proposto e (b) Comparação entre as curvas teórica e experimental do ganho estático, considerando a operação em CCM.

Tabela 3 - Comparação entre os esforços nos semicondutores.

Esforços	Simulado	Calculado
I _{S(méd)} ; I _{S(ef)}	2,803 A; 4,688 A	2,98 A; 4,65 A
V _{S(máx)}	233,853 V	258 V
$I_{DI(méd)}; I_{DI(ef)}$	1,788 A; 2,248 A	2,20 A; 3,06 A
$V_{Dl(máx)}$	233,820 V	268 V
$I_{D2(méd)}; I_{D2(ef)}$	3,204 A; 4,010 A	3,17 A; 4,55 A
V _{D2(máx)}	83,750 V	190 V
$I_{D3(méd)}; I_{D3(ef)}$	1,796 A; 3,002 A	1,75 A; 3,11 A
V _{D3(máx)}	150 V	196 V



Figura 6 - Formas de onda experimentais: (a) Tensão entre gatilho e fonte aplicada ao interruptor S (CH1) e corrente em L₁ (CH2);
(b) Tensão entre gatilho e fonte aplicada ao interruptor S (CH1) e corrente em L₂ (CH2); (c) Tensão entre gatilho e fonte aplicada ao interruptor S (CH1) e corrente em L₃ (CH2).

As formas de onda descritas pela Figura 7 correspondem às tensões através dos capacitores C_1 , C_2 e C_3 , cujos valores médios são 152 V, 89,5 V e 30,6 V, como calculado pelas expressões (9), (10) e (16), respectivamente.

A comutação dos componentes semicondutores é ilustrada na Figura 8, estando de acordo com as formas de onda teóricas da Figura 3. Uma comparação adequada entre os valores teóricos e experimentais é fornecida na Tabela 3, na qual pode ser visto que os esforços de tensão em S e D_1 são ligeiramente maiores que aqueles existentes em uma topologia buck convencional. No entanto, a estrutura proposta é capaz de fornecer uma taxa de conversão mais ampla sem exigir razões cíclicas extremamente baixas, sendo esta uma vantagem importante em aplicações com acionamento de LEDs (Cosetin et al., 2012b; Cosetin et al., 2012a). A diferença entre os resultados teóricos e experimentais se deve a elementos parasitas associados ao estágio de potência, que causam os picos de corrente e tensão vistos nas formas de onda em questão.

A curva de rendimento é mostrada na Figura 9, sendo que a potência de saída varia de 40 W a 150 W. Um *snubber* RCD (resistor-capacitor-diodo) é empregado para manter a máxima tensão no interruptor em níveis aceitáveis e garantir a operação segura do circuito. O rendimento é aproximadamente igual 78,13% e 80,35% na condição de carga nominal para o circuito com e sem *snubber*, respectivamente.





Figura 7 - Formas de onda experimentais: tensões nos capacitores





Figura 8 - Formas de onda experimentais: (a) corrente de dreno e tensão dreno-fonte no interruptor S; (b) corrente e tensão entre anodo-catodo no diodo D_i ; (c) corrente e tensão anodo-catodo anodo-catodo no diodo D_2 ; (d) corrente e tensão anodo-catodo anodo-catodo no diodo D_3 .



Figura 9 – Curva de rendimento experimental do conversor proposto.

4 Conclusão

Este trabalho apresentou um conversor integrado não isolado CC-CC SEPIC-*buck*, o qual pode ser empregado em aplicações em que é necessário elevar e/ou reduzir a tensão de saída. Tipicamente, sua utilização é mais interessante para amplas taxas de conversão em modo abaixador, sendo que a topologia pode ser empregada para acionamento de LEDs, por exemplo. O conversor emprega um único interruptor controlado, sendo que as correntes de entrada e de saída são contínuas, implicando redução considerável dos níveis de interferência eletromagnética.

A análise qualitativa do conversor permitiu obter um procedimento de projeto adequado, a partir do qual foi possível validar as considerações teóricas. A topologia foi analisada como um todo em termos dos circuitos equivalentes, formas de onda teóricas e expressões matemáticas. Um protótipo experimental com potência de saída de 150 W também foi implementado, demostrando assim que é possível estender a taxa de conversão sem a necessidade de razões cíclicas extremamente baixas em comparação ao conversor *buck* clássico.

Uma vantagem interessante também reside na existência de um nó comum para a fonte de tensão de entrada e o interruptor ativo, sendo que circuitos de comando isolados não são necessários. Além disso, o conversor é capaz de operar ao longo de toda a faixa de variação da razão cíclica, ao contrário do conversor *buck-boost* quadrático. Embora seja necessário um maior número de componentes, ressalta-se que a estrutura apresenta melhor desempenho quando comparada aos conversores convencionais *buck* e *buck-boost* em aplicações com ampla taxa de conversão em modo abaixador.

Agradecimentos

Os autores agradecem a CAPES, CNPq, FAPEMIG, INERGE e PPGEL pelo suporte fornecido durante a realização deste trabalho.

Referências Bibliográficas

- Cosetin MR, Luz PCV, Silva MFd, et al. (2012a) Long-lifetime SEPIC-buck integrated converter for LED lighting application. 2012 10th IEEE/IAS International Conference on Industry Applications. 1-7.
- Cosetin MR, Luz PCV, Silva MFd, et al. (2012b) Single-stage SEPIC-Buck converter for LED lighting with reduced storage capacitor. *IECON 2012 - 38th Annual Conference on IEEE Industrial Electronics Society.* 4597-4603.
- Ho JM and Wu CC. (1994) A switching DC-DC converter with wide conversion range without extreme duty ratios. *Industrial Electronics*, 1994. Symposium Proceedings, ISIE '94., 1994 IEEE International Symposium on. 92-97.
- Li W and He X. (2011) Review of Nonisolated High-Step-Up DC/DC Converters in Photovoltaic Grid-Connected Applications. *IEEE Transactions on Industrial Electronics* 58: 1239-1250.
- Maksimovic D and Cuk S. (1991) Switching converters with wide DC conversion range. *IEEE Transactions on Power Electronics* 6: 151-157.
- Middlebrook RD. (1988) Transformerless DC-to-DC converters with large conversion ratios. *IEEE Transactions on Power Electronics* 3: 484-488.
- Mostaan A, Gorji SA, Soltani MN, et al. (2017) A novel single switch transformerless quadratic DC/DC buck-boost converter. 2017 19th European Conference on Power Electronics and Applications (EPE'17 ECCE Europe). P.1-P.6.
- Murata A, Goto S, Sato T, et al. (2013) Novel high efficiency and high conversion ratio DC-DC converter for EDLC. 2013 International Conference on Renewable Energy Research and Applications (ICRERA). 215-220.
- Reyes-Malanche JA, Vázquez N and Leyva-Ramos J. (2015) Switched-capacitor quadratic buck

converter for wider conversion ratios. *IET Power Electronics* 8: 2370-2376.

Tsai-Fu W and Yu-Kai C. (1998) A systematic and unified approach to modeling PWM DC/DC converters based on the graft scheme. *IEEE Transactions on Industrial Electronics* 45: 88-98.