# BANCO DE CAPACITORES MICROCONTROLADO PARA COMPENSAÇÃO DE POTÊNCIA REATIVA

MARCOS PAULO COSTA DE LIMA\*, BRUNO DE NADAI NASCIMENTO\*, CARLOS EDUARDO TEIXEIRA\*

\* Depto. de Eng. Elétrica, Centro Universitário de Itajubá - FEPI, Tel/Fax: (35) 3629.8436, Itajubá, MG, BRASIL E-mails: marcos\_itg@hotmail.com, nadaibruno@gmail.com, carlos.e.teixeira@outlook.com

**Abstract**— This paper aims to show math modelling, logic layout and methodology used to control a multiple-stages capacitor bank destined to reactive compensation. An assembly algorithm based on the radix-2 FFT was implemented for analysing the frequency spectrum of the voltage and current signals at electrical grids containing up to three phases. The algorithm was embedded in a digital signal processor (DSP). The models dsPIC33FJ32MC204 and dsPIC33FJ64GP306 were used in simulation and prototype, respectively. The simulation results are presented for a better understanding of the developed system and the reactive compensation effects.

Keywords-Reactive Compensation, FFT Algorithm, Automatic Capacitors' Bank.

**Resumo**— Este trabalho visa apresentar a modelagem matemática, diagramação lógica e metodologia utilizadas para o controle de um banco de capacitores com múltiplos estágios de capacitância, destinado à compensação reativa. Um algoritmo em assembly baseado na FFT de radix-2 foi projetado para análise digital do espectro de frequências dos sinais de tensão e corrente em uma rede elétricas de até três fases. O algoritmo foi embarcado em um processador digital de sinais (DSP). Os modelos dsPIC33FJ32MC204 e dsPIC33FJ64GP306 foram utilizados na simulação e protótipo, respectivamente. Os resultados via simulação são apresentados para melhor compreensão do método desenvolvido e análise dos efeitos causados pela compensação reativa.

Palavras-chave-Compensação Reativa, Algoritmo FFT, Banco de Capacitores Automático.

### 1 Introdução

A compensação reativa, tema principal do projeto, tem grande relevância no atual cenário de transmissão e distribuição de energia elétrica, já que a potência reativa é o principal agravante das perdas nas redes de energia.

As perdas de energia elétrica ocorrem em forma de calor e são proporcionais ao quadrado da corrente que passa pelo condutor. Como essa corrente cresce com o excesso de energia reativa, estabelece-se uma relação direta entre o incremento das perdas e o baixo fator de potência (alta demanda de potência reativa frente ao consumo de potência ativa), provocando o aumento do aquecimento de condutores e equipamentos (Aniceto, 2016).

Além disso, projetos de utilidade comercial, como o proposto nesse trabalho, reúnem conteúdo de diversas disciplinas do curso de engenharia elétrica. Como infelizmente, tanto por falta de recursos, quanto por tempo hábil para o desenvolvimento de tais projetos interdisciplinares na grade, os mesmos deixam de ser apresentados aos seus discentes. Portanto, através desse trabalho, algumas dessas deficiências são supridas, mas não somente, como também agregadas aos conhecimentos da formação, já que toda a pesquisa de desenvolvimento do protótipo segue dinâmica amplamente utilizada no processo de criação de outros diversos produtos comerciais, como explicitado na Figura 1 (Ferrari, 2002).



#### Figura 1: Modelo de PDP.

Assim, este trabalho foi realizado visando à criação de um objeto de estudo de conteúdo interdisciplinar, detalhando todo o seu desenvolvimento, desde sua concepção, passando pela fase de testes computacionais, até finalmente a sua implementação através de um protótipo.

Essa seção foi dedicada a uma breve explanação da real necessidade do projeto, ao passo que, a Seção II representará o modelo operacional e lógico do *hardware*, e a Seção III, sendo destinada à explanação e demonstração dos fundamentos matemáticos e técnicos envolvidos no método de processamento e nos critérios de execução do algoritmo. Em seguida, a seção IV é reservada à demonstração prática do funcionamento do algoritmo, através da emulação computacional de um caso real e, por fim, a Seção V é destinada às conclusões finais do projeto realizado.

# 2 Modelo de construção e formulações matemáticas da planta

Nesta seção será apresentada a diagramação representativa do sistema de compensação reativa, juntamente com sua respectiva modelagem matemática.

### 2.1 Modelo do compensador automático de reativo

Inicialmente, diante da complexidade do projeto, já que o mesmo envolveu o trabalho em conjunto de diversas áreas do conhecimento, notou-se a necessidade de divisão do mesmo, como destacado na Figura 2.

A Figura 2 apresenta o diagrama elétrico monofásica dos blocos do sistema de maneira simplificada, portanto, contendo outros subsistemas e/ou elementos diferentes dos esboçados, mas que possuem a mesma finalidade.



Figura 2: Blocos do sistema para compensação reativa.

O diagrama da Figura 2 pode ser dividido em três blocos principais.

O condicionamento é parte destinada à adequação do sinal medido na rede de energia, de acordo com as características elétricas da unidade microcontroladora (MCU), ou simplesmente microcontrolador. Sendo esse bloco composto por um transformador de corrente (TC), que em suas condições nominais de operação, 10-110 [A], conforme (Alexander & Sadiku, 2013), apresenta comportamento ideal e formulação dado por

$$I_2 = \frac{I_1}{n'},\tag{1}$$

sendo  $I_2$  a corrente no secundário, ligado ao amplificador operacional, e  $I_1$  o fluxo de corrente do primário ligado a sua respectiva fase, e n a relação de transformação do transformador, aqui adotada como 2000 na Equação 1 e 36 na Equação 2.

O condicionamento é também composto por um transformador de potencial (TP), que em condições nominais apresenta, segundo (Alexander & Sadiku, 2013), a equação

$$V_2 = \frac{V_1}{n} \tag{2}$$

sendo  $V_2$  a tensão no secundário ligado ao amplificador operacional, e  $V_1$  a diferença de potência entre os terminais do primário, sendo esses, conectados entre uma das fases e o neutro do sistema de alimentação.

No secundário do TC e TP é conectado um estágio composto por amplificadores operacionais, dos quais podem ser considerados ideais, e equacionados pelas expressões (Alexander & Sadiku, 2013):

$$V_{out_1} = I_2 * 30 + 1,5 \tag{3}$$

$$V_{out_2} = V_2 * 0.3 + 1.5 \tag{4}$$

sendo 30 e 0,3 os ganhos em tensão dos estágios de amplificação e 1,5 o deslocamento positivo após os mesmos. Além disso,  $V_{out_1}$  corresponde à saída condicionada do sinal de corrente da fase, e  $V_{ou2}$  ao sinal condicionado da tensão.

Das Equações 1, 2, 3 e 4, obtém-se

$$V_{out_1} = \frac{I_1}{200} + 1,5 \tag{5}$$

$$V_{out_2} = \frac{V_1}{120} + 1,5 \tag{6}$$

As Equações 3 e 4 foram dimensionadas levando-se em conta o fluxo magnético de saturação dos núcleos do TC e TP, e os limites operacionais de tensão do conversor analógico-digital (ADC, do inglês *Analogto-Digital Converter*) do MCU.

O segundo bloco é definido como o de processamento, uma vez que ele é o responsável pelo acionamento do banco de capacitores, através do tratamento dos sinais enviados pelo bloco de condicionamento.

Este bloco é basicamente constituído de um MCU programado diretamente em linguagem *assembly*, sendo o 33FJ32MC204 e 33FJ64GP306 da família dsPIC da fabricante Microchip, os modelos escolhidos para a emulação e criação do protótipo, respectivamente. Essa família foi especialmente desenvolvida para processamento de sinais, sendo dsPIC, um acrônimo para *Digital Signal Controllers*.

O terceiro bloco é destinado ao chaveamento dos capacitores à rede de energia, sendo o mesmo constituído de um registrador serial, transistores de efeito de campo, e tríodos para corrente alternada (*TRI-ACs*), juntamente com os opto-acopladores de isolamento para o seu acionamento.

# 3 Metodologia

Serão discutidas nesse tópico as técnicas e modelos matemáticos usados pelo microcontrolador para análise do sinal amostrado, as normas técnicas verificadas pela ANEEL para a determinação da potência reativa a ser compensada e, por fim, o processo de desenvolvimento do código executado pelo MCU.

#### 3.1 Algoritmo do microcontrolador

O sistema de processamento tem por base uma das variantes da Análise de Fourier, a transformada de Fourier em tempo discreto – DTFT, sendo essa matematicamente calculada pela transformada discreta de Fourier – DFT, e computacionalmente implementada pela Transformada Rápida de Fourier – FFT.

A DTFT se vale dos teoremas das séries de Fourier que, em suma, dizem que uma função ou sinal periódico pode ser representado ou aproximado como a soma de funções trigonométricas simples, tais como seno e cosseno.

O cálculo da DFT é definido por (Smith III, 2002):

$$X(\omega_k) \triangleq \sum_{n=0}^{N-1} x(t_n) e^{-j\frac{2\pi kn}{N}},$$
(7)

em que,

 $X(\omega_k)$ : espectro do sinal x, na frequência  $\omega_k$ ;

- $\omega_k$ :  $\omega_k = k\Omega = k$ -ésima amostra de frequência;
- Ω:  $\frac{2\pi}{NT}$  = intervalo de amostragem;
- $f_s$ :  $\frac{1}{\tau}$  = taxa de amostragem;

*N*: número de amostras no tempo do sinal *x*;

- $x(t_n)$ : amplitude do sinal amostrado no instante  $t_n$ ;
  - $t_n$ : nT = n-ésimo instante de amostragem;
  - *n*: número inteiro da amostra;
  - *T*: período de amostragem.

A FFT é um algoritmo (i.e., um método particular de realizar uma série de cálculos) que pode computar uma transformada discreta de Fourier bem mais rápido do que outro algoritmo disponível (Brigham, 1988). O algoritmo implementado pelo controlador, segue a sistemática da FFT Radix-2, encontrada em (Brigham, 1988), e tem os resultados dados pela equação (Smith III, 2002):

$$X(\omega_k) = N \frac{\langle x, s_k \rangle}{\|s_k\|^2} \tag{8}$$

Essa igualdade é definida como sendo, N vezes o coeficiente de projeção ortogonal do sinal amostrado x(t), para cima da sinusoidal complexa  $s_k$ , sendo  $s_k = e^{j\omega_k t}$ .

A partir de amostras dadas, a FFT fornece como resultados, a representação desses pontos, como a soma de várias ondas senoidais com frequências positivas e negativas iguais a múltiplos inteiros da frequência do sinal amostrado, conhecidas como harmônicas. Com isso, a alimentação pode ser considera como a soma linear de fontes independentes de tensão e corrente.

Pela identidade de Euler,

$$\cos(\omega t + \theta) = \frac{e^{j(\omega t + \theta)} + e^{-j(\omega t + \theta)}}{2},$$
(9)

e pelas definições da DFT, os resultados dados pela Equação 7, considerando um sinal real, podem ser agrupados como

$$x(t_n) = \sum_{k=0}^{\frac{N}{2}-1} \frac{X(\omega_k)}{N} * e^{j\omega_k t} + \frac{X(-\omega_k)}{N} * e^{-j\omega_k t}, \quad (10)$$

Sendo,  $X(\omega_k) \in X(-\omega_k)$ , os coeficientes de projeção das frequências positivas e negativas, respectivamente, e pela identidade de Euler, iguais a

$$X(\omega_k) = |X(\omega_k)x| * (\cos \omega_k + j \sin \omega_k)$$
(11)  
= |X(\omega\_k)| \* e^{j\theta\_k}

$$X(-\omega_k) = |X(\omega_k)| * (\cos \omega_k - j \sin \omega_k)$$
(12)  
= |X(\omega\_k)| \* e^{-j\theta\_k}

Associando as Equações 9, 10, 11 e 12 têm-se

$$\begin{aligned} x(t_n) &= \sum_{k=0}^{\frac{N}{2}-1} \frac{|X(\omega_k)| e^{j\theta_k}}{N} e^{j\omega_k t} + \frac{|X(\omega_k)| e^{-j\theta_k}}{N} e^{-j\omega_k t} \\ &= \frac{2|X(\omega_k)|}{N} \sum_{k=0}^{\frac{N}{2}-1} \frac{(e^{j\theta_k} e^{j\omega_k t} + e^{-j\theta_k} e^{-j\omega_k t})}{2} \\ &= \frac{2|X(\omega_k)|}{N} \sum_{k=0}^{\frac{N}{2}-1} \frac{(e^{j(\omega_k t + \theta_k)} + e^{-j(\omega_k t + \theta_k)})}{2} \\ &= \frac{|X(\omega_k)|}{N/2} \sum_{k=0}^{\frac{N}{2}-1} \cos(\omega_k t_n + \theta_k) \end{aligned}$$
(13)

Com isso, os resultados da FFT podem ser interpretados como sendo N/2 vezes o módulo de uma cossenóide, com frequência e defasagem de ordem k.

A partir dos resultados da transformada rápida de Fourier, a análise do sistema se segue pelo teorema da superposição para circuitos elétricos, que diz que a tensão ou corrente em um elemento em um circuito linear é a soma algébrica da soma das tensões ou correntes naquele elemento em virtude da atuação isolada de cada uma das fontes independentes (Alexander & Sadiku, 2013).

Como apresentado em (COPEL, 2015), o cálculo da energia reativa, não deve considerar a contribuição proveniente das frequências harmônicas. Portanto o valor da potência reativa a ser fornecida pelo banco de capacitores é dado por

$$Q = U_1 I_1 \sin(\theta_v - \theta_i), \qquad (14)$$

sendo o subscrito 1, indicativo da primeira harmônica, ou harmônica fundamental, e U e I os valores eficazes de tensão e corrente do sinal, respectivamente.

### 3.2 Implementação do código do MCU

O algoritmo foi implementado em *assembly* de forma a realizar os cálculos da FFT de maneira otimizada, se comparada com outras linguagens, como a C, e como todo o código utilizado nos cálculos teve a sua criação durante a realização do projeto, dispensou-se, portanto, a utilização de bibliotecas de terceiros.

O processo de compensação é representado pelo diagrama de fluxo de sinais Figura 3, em conjunto com o diagrama elétrico Figura 2.



Figura 3: Fluxo de sinais do sistema realimentado.

Os sinais de corrente e tensão são condicionados e fornecidos ao MCU para amostragem e processamento. Segundo definido em norma (ANEEL, 2000), as medições realizadas pelos instrumentos instalados nas estações consumidores, com o fim de determinar as grandezas faturáveis, devem ter taxa mínima de amostragem de 64 amostras por ciclo de 60 Hz, assim, adota-se aqui o mesmo critério.

Após amostragem, o sinal é processado pelo algoritmo da FFT, e a frequência fundamental do sinal de tensão e corrente é utilizada através da Equação 14, determinando assim, a potência reativa fornecida pela alimentação.

A referência de potência reativa após compensação é tida como ótima, ou seja, o sistema deve fornecer quantidade, dentro de suas limitações, o suficiente para zerar ou minimizar o fornecimento de potência reativa por parte da alimentação.

Após comparação com a referência, o MCU calcula qual a quantidade de estágios necessários no acionamento da fase em questão e realiza as manobras dos capacitores segundo os seguintes critérios:

• Conexão elétrica dos capacitores a rede, em pontos de menor diferença de potencial com a fase de alimentação. Evitando assim, transitó-

rios com correntes elevadas, e, portanto, aumentando a vida útil dos capacitores;

- Controle do tempo de utilização dos estágios do banco de capacitores, de modo a atingir um tempo de uso igual ou aproximado entre eles, propiciando assim, uma vida útil similar dos estágios;
- Otimização da compensação, buscando níveis de corrente próximos entre as fases.

Com isso, o sistema fica em *loop*, chaveando os capacitores segundo a demanda dinâmica de reativo.

#### 4 Resultados e testes

Os resultados demonstrados são provenientes de emulações computacionais, uma vez que testes práticos se valendo de sinais de tensão contendo harmônicas são potencialmente perigosos, tendo em vista a possível ocorrência do efeito de ressonância, entre o gerador e o banco de capacitores. Este tema não foi abordado e, portanto, não foi considerado na proteção do sistema.

O sistema desenvolvido para testes consiste da introdução de harmônicos no sinal de alimentação de uma carga de predominância indutiva, e posterior verificação dos resultados através de comparação com cálculos feitos, através da teoria de análise de circuito (Alexander & Sadiku, 2013) e da análise do chaveamento efetuado, verificando se o mesmo está de acordo com a quantidade de reativo determinada pela Equação 14 e os critérios de manobra supracitados.

De modo a simplificar a análise, os resultados apenas contam com a participação de uma das fases do sistema de alimentação, uma vez que a carga e a rede trifásica são balanceadas, portanto, os resultados entre elas são similares. A carga utilizada é de (10 mH + 6  $\Omega$ ) e as perdas do sistema (linha + gerador), representadas pelos elementos (1µH + 0,1  $\Omega$ ).

Os sinais harmônicos introduzidos no sinal da tensão de alimentação são múltiplos ímpares da fundamental, uma vez que essas são as mais comuns de ocorrerem em instalações trifásicas, sendo a terceira a mais problemática, uma vez que possuí maior módulo. As harmônicas são representadas separadamente a seguir:

$$I_1 = 171,76.\cos(2.\pi.60 - 90^\circ)$$
(15)

$$I_3 = 49,07.\cos(2.\pi.180 - 90^\circ) \tag{16}$$

$$I_5 = 17,18.\cos(2.\pi.300 - 90^\circ)$$
 (17)

$$I_7 = 7,36.\cos(2.\pi.420 - 90^\circ)$$
 (18)

As expressões (15), (16), (17) e (18), representam as harmônicas de ordem fundamental, terceira, quinta e sétima, respectivamente.

Como explicitado no tópico 3.1, inicialmente os sinais de corrente e tensão, foram condicionados e enviados ao MCU para processamento, como apresentado na Figura 4 e 5:



Figura 5: Sinal de corrente condicionado.

Os valores calculados pela FFT do MCU, para os sinais da Figura 4 e 5, tem seus valores representados da mesma forma que (8), e apresentados nas Tabelas 1 e 2. Os valores de entrada da FFT, são os valores fornecidos pelo conversor A/D.

$X(\omega_k)$	Parte	Parte	Forma
	Real	Imaginária	Fasorial
$X(\omega_0)$	-1	0	2∠0°
$X(\omega_1)$	66	-14.014	14.014∠-89,73°
$X(\omega_2)$	0	0	0∠0°
$X(\omega_3)$	-4	-4033	4.033∠-90,06°
$X(\omega_4)$	0	0	0∠0°
$X(\omega_5)$	-20	-1408	1.408∠-90,81°
$X(\omega_6)$	0	0	0∠0°
$X(\omega_7)$	-7	-605	605∠-90.66°

Tabela 1: FFT do sinal de tensão.

|--|

$X(\omega_k)$	Parte	Parte	Forma
	Real	Imaginária	Fasorial
$X(\omega_0)$	-22	0	-22∠-180°
$X(\omega_1)$	-1856	-2998	3.526∠-121,76°
$X(\omega_2)$	1	0	1∠0°
$X(\omega_3)$	-489	-255	551,49∠-152,46
$X(\omega_4)$	1	0	1∠0°
$X(\omega_5)$	-118	-34	122,8∠-163,93°
$X(\omega_6)$	1	0	1∠0°
$X(\omega_7)$	-37	-7	37,66∠-169,29°

Assim, os valores foram convertidos em termos das grandezas de tensão e corrente, segundo a equação (13) e através dos valores do conversor A/D de 10 bits (0 – 1023), que correspondem aos valores de 0 – 3,3 V, e das equações (5) e (6). Os resultados são apresentados nas tabelas 3 e 4.

Tabela 3: Comparação entre fasores de tensão reais e os calculados					
pelo MCU.					

Η	Fasor Tensão	Fasor Tensão na	E <sub>r</sub> %
	Valor - FFT	carga	
		Valor - Real	
1°	169,52∠-89,73°	169,72∠-89,58	0,12
3°	48,79∠-90,06°	48,89∠-89,61°	0,20
5°	17,03∠-90,81°	17,15∠-89,73°	0,70
7°	7,32∠-90,66°	7,35°∠-89,79°	0,41

Tabela 4: Comparação entre fasores de corrente reais e os calculados pelo MCU.

Η	Fasor de Corrente	Fasor da Corrente	$E_r\%$
	na carga	na carga	
	Valor - FFT	Valor - Real	
1°	23,70∠-121,76°	23,95∠-121,72°	1,04
3°	3,71∠-152,46	3,82∠-151,66°	2,88
5°	0,83∠-163,93°	0,87∠-162,07°	4,60
7°	0,25∠-169,29°	0,27∠-166,98°	7,41

Por fim, as diferenças angulares entre os fasores de tensão e corrente encontrados nas Tabelas 4 e 5, são apresentadas na Tabela 5.

 Tabela 5: Comparação entre as diferenças angulares, corrente e tensão, reais e as calculadas pelo MCU.

Η	Diferença angular	Diferença angular	$E_r\%$
	$\theta_v - \theta_i$	$\theta_v - \theta_i$	
	Valor - FFT	Valor - REAL	
1°	∠32,03°	∠32,14°	0,34
3°	∠62,40°	∠62,05°	0,56
5°	∠73,12°	∠72,34°	1,08
7°	∠78,63°	∠77,19°	1,86

Para fins de comparação, as Tabelas 1, 2 e 3, apresentam os erros relativos entre os valores calculados pelo MCU e os reais calculados através da teoria de análise de circuito (Alexander & Sadiku, 2013), para todas as harmônicas introduzidas no sinal de tensão.

Se valendo da equação (14), apenas a harmônica fundamental é considerada no cálculo da potência reativa, como explicitado em (19):

$$Q = \frac{169,52}{\sqrt{2}} * \frac{23,70}{\sqrt{2}} * \sin 32,03^\circ = 1.065 \, Var \tag{19}$$

Por fim, com base na potência calculada em (19), é determinada a quantidade de estágios a serem acionados, segundo (20):

$$Estágios = \frac{Q}{\left(\frac{|U_1|^2}{X_1}\right)} \tag{20}$$

sendo, Q a potência reativa total,  $U_1$  a tensão eficaz da primeira harmônica,  $X_1$  a reatância capacitiva na frequência fundamental de um único estágio.

$$Estágios = \frac{1.065}{\left(\frac{\left|\frac{169,52}{\sqrt{2}}\right|^2}{(2*\pi*60*40\mu)^{-1}}\right)} \cong 5$$
(21)

sendo 40uF, o valor usado tanto no protótipo, quanto na simulação computacional, para cada estágio do banco de capacitores.

Após a determinação da quantidade de estágios, os procedimentos realizados para as manobras dos mesmos, seguem os critérios já mencionados.

A Tabela 6 contém os valores de tensão, corrente e reativo, após o acionamento dos cinco estágios do banco de capacitores.

Tabela 6: Fasores de tensão, corrente e a diferença angular após compensação reativa.

Н	Fasor Tensão Fasor Corrente				
	Valor - FFT Valor - FFT				
1°	169,66∠-90,13° 20,05∠-89,98°				
3°	48,94∠-91,33° 7,87∠-14,75°				
5°	17,18∠-93,19° 5,61∠-6,33°				
7°	7,48∠-94,17° 3,67∠-5,98°				
Н	Diferença angular $(\theta_v - \theta_i)$ Valor - FFT				
1°	∠-0,15°				
3°	∠-76,58°				
5°	∠-86,86°				
7°	∠-88,19°				

Recalculando a potência reativa por (14),

$$Q = \frac{169,66}{\sqrt{2}} * \frac{20,05}{\sqrt{2}} * \sin -0.15^{\circ}$$
  
= -4,45 Var (22)

Como exposto em (22), a potência reativa da primeira harmônica, foi satisfatoriamente compensada.

Por fim, algumas considerações e esclarecimentos são necessários.

Todas as expressões encontradas ou mencionadas nessa seção, são realizadas pelo algoritmo desenvolvido em *assembly* para o microcontrolador Dspic.

Todos os cálculos demonstrados acima, após a apresentação dos resultados da FFT, são realizados pelo MCU, única e exclusivamente para a primeira harmônica, os demais cálculos para as harmônicas de ordem superior, foram apenas implementados para o caso particular desse teste, objetivado pela busca de uma melhor compreensão e avaliação. O método de compensação por banco de capacitores é ideal para sistemas com a influência nula, ou pequena de harmônicas, pois como pode ser observada na Tabela 6, a introdução de capacitores estáticos, tende a aumentar e muito os níveis das correntes harmônicas.

# 5 Conclusão

Por meio dos testes computacionais, todas as funcionalidades do modelo virtual foram avaliadas e consideradas adequadas aos objetivos iniciais do projeto. O modelo prático foi limitado a testes ausentes de distorções harmônicas e, em comparação com os resultados da simulação, obtiveram resultados com um erro percentual de  $\pm 2\%$ , devido a erros de linearidade dos sensores de corrente e tensão.

Outro grande ponto, a velocidade de execução do algoritmo, que é motivo principal para o mesmo ter sido desenvolvido em *assembly*, é realizado em 1,5[s], que compreende o tempo de aquisição, cálculo da compensação de potência reativa e chaveamento do banco.

## Agradecimentos

Os autores gostariam de agradecer a Fundação de Ensino e Pesquisa de Itajubá pelo suporte financeiro.

#### Referências

- Alexander, C. K. & Sadiku, M. N. O., 2013. Fundamentos de Circuitos Elétricos. 5ª ed. Porto Alegre(Rio Grande do Sul): AMGH.
- ANEEL, 2000. Agência Nacional de Energia Elétrica. Brasília, s.n., p. 12.
- Aniceto, D. M., 2016. Importância da correção do fator de potência nas instalações. *Especialize On-line IPOG*, Julho, I(11<sup>a</sup>), p. 17.
- Brigham, E. O., 1988. *The Fast Fourier Transform and its Applications*. 1<sup>a</sup> ed. Bergen County(New Jersey): Prentice Hall.
- COPEL, 2015. ETC 4.08 Medidor eletrônico Ativa e Reativa 30\_200A SEM FICHA. [Online] Available at: http://www.copel.com/hpcopel/root/sitearquivos 2.nsf/arquivos/etc408/\$FILE/ETC%204\_08%20 Medidor%20eletronico%20Ativa%20e%20Reati va%2030\_200A.pdf [Acesso em 2018].
- Ferrari, F. M., 2002. Análise da gestão do conhecimento no processo de desenvolvimento de produto: Aplicação na indústria brasileira de autopeças, São Carlos: s.n.
- SMITH III, J. O., 2002. Mathematics of the Discrete Fourier DFT, Stanford: s.n.