

ANÁLISE E PROJETO DE UM CIRCUITO DE AJUDA À COMUTAÇÃO REGENERATIVO

JOSÉ RENES PINHEIRO (*); HUMBERTO PINHEIRO (**)
IVAN EIDT COLLING (*); DALTON LUIZ RECH VIDOR (**)

(*) Universidade Federal de Santa Maria
CT/DESP/LABEL - Laboratório de Eletro-Eletrônica
Campus Universitário - Camobi
97.119 - Santa Maria - RS

(**) Pontifícia Universidade Católica
do Rio Grande do Sul
Departamento de Eletrônica
90.000 - Porto Alegre - RS

Resumo - Este trabalho trata do estudo e projeto de um Circuito de Ajuda à Comutação Regenerativo (CACR) aplicado a Transistores Bipolares de Potência, operando como chave. Pode também ser utilizado associado à Transistores MOSFET de potência, GTO (Gate Turn off Thyristor), IGBT (Insulated Gate Bipolar Transistor) etc... São estabelecidos critérios que possibilitam o dimensionamento dos componentes do circuito. O CACR apresentado poderá ser utilizado em substituição aos CAC convencionais (Dissipativo), ou incluídos em conversores que não utilizem CAC. As análises qualitativa e quantitativa do CACR são apresentadas, como também, os resultados teóricos e experimentais. Um projeto-exemplo ilustra a utilização do método proposto.

Abstract - Presented in this paper are analysis and design of a Bipolar Transistor switching-aid-circuit with energy recovery, which can be used on Power MOSFET Transistor, GTO (Gate Turn off Thyristor), IGBT (Insulated Gate Bipolar Transistor), etc... Criteria are established for dimensioning circuit components. The switching-aid-circuit with energy recovery can be used in place of conventional snubbers (dissipative), or on converters without snubbers. The quantitative and qualitative circuit analysis as well as theoretical and practical results are presented. A design example is included to demonstrate the use of the proposed method.

1. INTRODUÇÃO

Diversos trabalhos têm sido publicados com o objetivo de abordar novas topologias de circuitos que minimizem as perdas em comutação de conversores estáticos (Boehring, Knöll - 1979; Holtz, Werner - 1989).

Basicamente os circuitos de ajuda à comutação (CAC) compõe-se de dois dispositivos: um em paralelo (capacitor), com a chave semi-condutora que reduz as perdas no bloqueio e a taxa de crescimento da tensão (dv/dt); e outro em série (indutor) que reduz as perdas no disparo e a taxa de crescimento da corrente (di/dt). Os CAC's possibilitam a utilização de chaves semicondutoras próximas dos seus limites máximos de tensão e de corrente, pois evitam a simultaneidade dessas grandezas. Ainda, os CAC's podem controlar os efeitos decorrentes dos fenômenos de recuperação dos diodos de roda-livre.

Podemos distinguir dois tipos de CAC, no que se refere a forma de evacuação de energia, os dissipativos e os regenerativos (não-dissipativos). De modo geral, a soma da energia armazenada nos elementos do CAC ($LI^2 / 2 + CV^2 / 2$) aumenta quadraticamente com a potência. Devido a este fato, a medida que a potência aumenta o uso de CAC Regenerativo torna-se mais atrativo. Trabalhos visando a utilização de indutores e capacitores não-lineares que diminuam a energia associada ao CAC vêm sendo publicados.(Steyn - 1988).

Cita-se a seguir algumas características desejáveis de um CAC:

- constituído somente por elementos passivo sem perdas (L, C,D);
- não apresentem picos de corrente e tensão excessivos sobre as chaves semicondutoras;
- a energia associada aos elementos do CAC deve ser transferida para carga ou devolvida à fonte;
- deve possibilitar pequenos tempos de condução e bloqueio.

2. TOPOLOGIAS DE CIRCUITOS DE AJUDA À COMUTAÇÃO REGENERATIVO

Topologia 1: O circuito da figura 1 é um circuito de ajuda à comutação ao bloqueio regenerativo (Peter - 1979). Inicialmente supõe-se que o transistor Tr encontra-se bloqueado, o diodo D_{r1} conduz a corrente da carga " I ", os capacitores C_1 e C_2 encontram-se descarregados e não há corrente em L . No momento que Tr entra em condução o circuito formado por E , C_1 , D_2 , L , C_2 , Tr oscila e faz com que a tensão nos capacitores C_1 , C_2 atinja a tensão da fonte. Quando o transistor bloqueia-se, sua corrente atinge zero e a corrente de carga passa a circular por C_1 , D_1 e C_2 , D_3 . Os capacitores C_1 e C_2 descarregam-se linearmente.

No instante em que a tensão em C_1 e C_2 atinge zero o diodo D_{r1} assume a corrente de carga.




Figura 1. Topologia 1

Topologia 2: O circuito da figura 2 é um circuito de ajuda à comutação ao bloqueio regenerativo. Vamos supor inicialmente que D_3 conduza a corrente de carga I , o transistor Tr encontra-se bloqueado e C descarregado. Com a entrada em condução de Tr o diodo D_3 bloqueia-se, o transistor Tr assume a corrente de carga e o circuito ressonante formado por E_1 , D_1 , L , C , Tr leva a tensão de C até $2E$. Quando o transistor Tr bloqueia-se o capacitor C assume a corrente de carga via D_2 e descarrega-se linearmente até zero, polarizando diretamente D_3 .

Topologia 3: O circuito da figura 3 foi concebido a partir do apresentado em (Holtz, Werner - 1989) é, também um circuito de ajuda à comutação ao bloqueio regenerativo. Vamos supor inicialmente que o diodo D_{r1} conduza a corrente de carga I e que o capacitor C encontra-se carregado com E volts. No momento que o transistor entra em condução assumindo a corrente de carga, o diodo D_{r1} bloqueia-se e o circuito formado por C , D_1 , L , Tr oscila e inverte a tensão no capacitor. No




Figura 2. Topologia 2




Figura 3. Topologia 3

instante em que Tr bloqueia-se o capacitor C assume a corrente de carga via E_1 e D_2 carregando-se linearmente até a polarização direta de D_{r1} .

Topologia 4: Na figura 4.a é apresentado o circuito de ajuda à comutação Regenerativo a entrada em condução. Vamos supor inicialmente que o diodo D_{r1} conduza a corrente de carga I . No momento que o transistor entra em condução, o reator L limita a taxa de crescimento da corrente. No bloqueio de Tr a energia armazenada em L é transferida para a fonte de entrada via diodo D .




Figura 4.a. Topologia de CACR a entrada em condução.

Na figura 4.b é mostrada outra variação do circuito, apresentada originalmente por (Calkin, Hamilton - 1976).




Figura 4.b. Topologia de CACR a entrada em condução

3. ESTUDO DO CAC REGENERATIVO

O CACR apresentado na figura 5 foi concebido a partir dos apresentados por Boehringer & Knöll (1979) e Williams.




Figura 5. CACR

A análise do CACR apresentado é realizada, visando estudar os fenômenos associados a entrada em condução e a entrada em bloqueio. Algumas hipóteses e simplificações são assumidas, são elas:

- A corrente de carga é considerada constante durante os intervalos de comutação.
- Os indutores e capacitores são considerados ideais.
- As indutâncias e capacitâncias parasitas dos condutores de interconexão do circuito são desprezadas.
- Os semicondutores são considerados ideais, a menos das não-idealidades apresentadas.
- A corrente de recuperação do diodo de roda-livre Drl possui característica conforme mostra a figura 6.
- O transistor Tr possui características de tensão e corrente conforme mostra a figura 7.




Figura 6. Corrente de recuperação de Drl




Figura 7. Característica da tensão e corrente do transistor, na entrada de condução e bloqueio.

As características de corrente de recuperação do diodo de roda-livre e do transistor baseiam-se em dados experimentais conforme citam (Peter - 1979; Steyn - 1988; Thomson, 1983). Na entrada em condução a tensão $v_{ce}(t)$ decai linearmente em função do tempo, enquanto a corrente cresce segundo as leis que regem o circuito. Já na entrada em bloqueio a corrente decai linearmente em função do tempo, enquanto que a tensão evolui segundo as leis que regem o circuito.

Apresentar-se-ão a seguir os estudos qualitativo e analítico do CACR apresentado na figura 5. São abordados em sequências diferenciadas pelos estados de comutação dos componentes semicondutores. Os diodos enegrecidos indicam que estão conduzindo.

3. 1. ENTRADA EM CONDUÇÃO

1ª Sequência: Conforme é apresentado na figura 8, o transistor Tr encontra-se bloqueado o diodo Drl conduzindo a corrente de carga I.

O capacitor de ajuda ao bloqueio C_b encontra-se carregado, com tensão igual a da fonte de alimentação E , com polaridade conforme mostra a figura 8. O capacitor de regeneração C_r , encontra-se descarregado.




Figura 8. 1ª Sequência

2ª Sequência: Inicia no instante em que a tensão do transistor começa a decrescer, decorrente da atuação do circuito de comando de base do transistor à entrada em condução. A corrente que circula por D_{rl} começa a ser transferida para Tr .

A 2ª Sequência é mostrada na figura 9, que finaliza em t_2 , quando a tensão v_{ce} atinge zero.




Figura 9. 2ª Sequência

As expressões que regem a tensão e corrente no transistor e indutor Le , são dadas a seguir:

$$v_{ce}(t) = E \left(1 - \frac{t}{t_{fv}}\right) \quad (1)$$

$$i_c(t) = i_{le}(t) = \frac{E \cdot t^2}{2 \cdot Le \cdot t_{fv}} \quad (2)$$

$$v_{le}(t) = \frac{E \cdot t}{t_{fv}} \quad (3)$$

3ª Sequência: nesta sequência inicia a evacuação das cargas armazenadas na capacitância intrínseca de junção do diodo D_{rl} . Finaliza em t_3 , quando a corrente reversa de D_{rl} atinge seu valor máximo I_{rm} .




Figura 10. 3ª Sequência

A tensão e corrente no indutor Le são dadas por:

$$v_{le}(t) = E \quad (4)$$

$$i_{le}(t) = \frac{E \cdot t}{Le} + i_{le}(t_2) \quad (5)$$

4ª Sequência: na figura 11 está representada a 4ª seq. de entrada em condução, que inicia após a corrente reversa de D_{rl} atingir I_{rm} , polarizando diretamente o diodo D_o . O capacitor C_b descarrega-se via D_o , C_r , Le e Tr . Neste processo, C_b transfere sua carga a C_r e Le . O término desta sequência ocorre em T_4 , quando a corrente do diodo D_{rl} atinge novamente zero. A relação entre as capacitâncias é dada por:

$$n = \frac{C_b}{C_r}$$

O capacitor C_r deve ser maior ou igual a C_b , para que toda a energia acumulada em C_b seja transferida para C_r , sem que a tensão do capacitor C_r seja maior que a tensão da fonte E . Portanto, $0 < n \leq 1$.




Figura 11. 4ª Sequência

As expressões de tensão e corrente que regem a 4ª seq. são:

$$i_{le}(t) = I + I_{rm} \left(1 - \frac{t}{t_f} + \frac{\text{sen } \omega t}{\omega t_f}\right) + \frac{E \cdot \text{sen } \omega t}{\omega L_e}$$

$$v_{le}(t) = \frac{I_{rm} \cdot L_e}{t_f} (\cos \omega t - 1) + E \cos \omega t, \text{ onde}$$

$$t_f = t_4 - t_3 \text{ e } \omega = \sqrt{\frac{1}{L_e C_r} \cdot \left(\frac{n+1}{n}\right)}$$

$$v_{cr}(t) = \left(\frac{I_{rm} \cdot L_e}{t_f} + E\right) \cdot \left(\frac{n}{n+1}\right) \cdot (1 - \cos \omega t)$$

$$v_{cb}(t) = E - \left[\left(\frac{I_{rm} \cdot L_e}{t_f} + E\right) \cdot \left(\frac{1}{n+1}\right) \cdot (1 - \cos \omega t)\right]$$

$$i_{cr}(t) = i_{cb}(t) = \left(\frac{I_{rm}}{\omega t_f} + \frac{E}{\omega L_e}\right) \cdot \text{sen } \omega t$$

5ª Sequência: Após o bloqueio do diodo D_{rl} pode-se dizer que o transistor conduz a corrente de carga I e uma parcela devido o circuito ressonante C_b , D_o , C_r e L_e . A 5ª seq. finaliza no instante t_5 . A tensão no capacitor C_b atinge zero. Toda a carga acumulada em C_b foi transferida para C_r e L_e .

As expressões que regem a tensão e corrente em função do tempo nos principais elementos são:

$$v_{le}(t) = v_{le}(t_4) \cdot \cos \omega t - i_{cr}(t_4) \cdot \text{sen } \omega t$$

$$i_{le}(t) = I + i_{cr}(t_4) \cdot \cos \omega t + \left(\frac{v_{le}(t_4)}{\omega L_e}\right) \cdot \text{sen } \omega t$$

$$v_{cr}(t) = \left(\frac{i_{cr}(t_4)}{\omega C_r}\right) \cdot \text{sen } \omega t + v_{le}(t_4) \cdot n \cdot \left(\frac{1 - \cos \omega t}{n+1}\right) + v_{cr}(t_4)$$

$$i_{cr}(t) = i_{cb}(t) = i_{cr}(t_4) \cdot \cos \omega t + \left(\frac{v_{le}(t_4)}{\omega L_e}\right) \cdot \text{sen } \omega t$$




Figura 12. 5ª Sequência

6ª Sequência: Após a tensão em C_b atingir a zero, o diodo D_b é polarizado diretamente conduzindo a parcela da carga que C_b transferiu para L_e . Esta seq.

finaliza no instante t_6 em que a corrente ressonante do capacitor C_r atinge zero. Pode-se dizer que toda a energia armazenada no início da entrada em condução em C_b foi transferida para o capacitor C_r . O ciclo de entrada em condução é finalizado em t_6 , em que a corrente em L_e é igual a corrente de carga e a tensão final no capacitor C_r é igual a V_{cr} , com polaridade conforme mostra a fig. 13.




Figura 13. 6ª Sequência

As expressões da tensão e corrente dos principais elementos são:

$$v_{le}(t) = -v_{cr}(t) = \left(\frac{i_{le}(t_5) - I}{\omega_0 C_r}\right) \cdot \text{sen } \omega_0 t + v_{cr}(t_5) \cdot \cos \omega_0 t$$

$$i_{cr}(t) = (i_{le}(t_5) - I) \cdot \cos \omega_0 t - \frac{v_{cr}(t_5)}{\omega_0 L_e} \cdot \text{sen } \omega_0 t$$

$$i_{le}(t) = I + i_{cr}(t); \text{ onde } \omega_0 = \sqrt{\frac{1}{L_e C_r}}$$

3.2. ENTRADA EM BLOQUEIO

1ª Sequência: A corrente de carga flui através do indutor L_e e pelo transistor Tr . O capacitor C_r encontra-se carregado com tensão igual a V_{cr} e o capacitor C_b encontra-se descarregado.




Figura 14. 1ª Sequência

2ª Sequência: Inicia no instante t_6 quando um sinal de bloqueio é enviado para o transistor Tr . A corrente de coletor do transistor i_c começa a decrescer. Finaliza no instante t_7 quando a corrente do transistor i_c atinge zero.




Figura 15. 2ª Sequência

As expressões da tensão e da corrente nos principais elementos são:

$$v_{cb}(t) = v_{ce}(t) = \frac{I t^2}{2 C_b \cdot t_{fi}}, \text{ onde}$$

$$t_{fi} = t_7 - t_6; i_c(t) = I \left(1 - \frac{t}{t_{fi}}\right)$$

3ª Sequência: Inicia quando a corrente do transistor i_c atinge zero e finaliza em t_8 quando a soma das tensões dos capacitores C_b e C_r for igual a E . Conforme mostra a figura 16, o capacitor C_b carrega-se com corrente constante igual a I .




Figura 16. 3ª Sequência

As expressões da tensão e corrente, nos principais elementos são

$$v_{cb}(t) = \frac{I}{C_b} \left(t + \frac{t_{fi}}{2}\right); i_{cb}(t) = I$$

4ª Sequência: Inicia quando a soma das tensões de C_b mais C_r for igual a E , polarizando diretamente o diodo D_r . Portanto, inicia-se a transferência da energia acumulada em C_r para a carga. Finaliza no instante t_9 , quando a tensão no capacitor C_b atinge E .




Figura 17. 4ª Sequência

As expressões que regem as tensões e correntes nesta seq. são:

$$v_{cb}(t) = \frac{I}{(n+1) C_b} \left[n \cdot t + \frac{\sin \omega t}{\omega} \right] + E - V_{cr}$$

$$i_{cb}(t) = i_{le}(t) = \frac{I}{n+1} (n + \cos \omega t)$$

$$v_{cr}(t) = \frac{I}{(n+1) C_r} \left(\frac{\sin \omega t}{\omega} - t \right) + V_{cr}$$

5ª Sequência: O capacitor C_r descarrega-se com corrente constante igual a I , e finaliza em t_{10} quando o capacitor C_r atinge zero. Assim, toda a energia armazenada em C_r é transferida à carga. A partir deste instante (t_{10}) o diodo D_{rl} passa a conduzir a corrente de carga.

A tensão e a corrente no capacitor C_r são dadas por:

$$v_{cr}(t) = v_{cr}(t_9) = - \frac{I}{C_r} \cdot t; i_{cr}(t) = I$$

Deve-se evitar a presença de corrente em L_o nesta seq. por três motivos:

- para garantir que toda energia acumulada em C_r seja entregue a carga.
- para que o tempo de descarga de C_r seja pequeno.
- para que as condições iniciais da entrada em condução sejam garantidas.




Figura 18. 5ª Sequência

Na figura 19 estão representadas as formas de ondas de tensão e corrente nos principais componentes do CACR, no instante de disparo e bloqueio.

4. PROJETO E RESULTADOS EXPERIMENTAIS

No projeto de um CACR os seguintes parâmetros podem ser escolhidos como restrições:

- Rendimento do conversor
- Corrente máxima sobre o transistor
- Tempos mínimos de condução e bloqueio

Sabe-se que o rendimento do conversor é um dos fatores determinantes para a escolha de uma estrutura, principalmente em potência elevadas. Desenvolveu-se uma metodologia que visa primeiramente a maximização da eficiência do conversor em um ponto de operação. As restrições de tempo mínimo de condução e bloqueio, assim como volume e custo poderão levar o projetista a escolher outra metodologia de cálculo dos componentes do CACR.

PROJETO-EXEMPLO:

A potência dissipada no conversor P_{conv} é dada por:

$$P_{conv} = P_e + P_b + P_c \quad (6)$$

$$P_{conv} = \left[\frac{(E \cdot t_{fv})^2}{24L_e} + \frac{(I \cdot t_{fi})^2}{24C_b} + \{ Eto \cdot I_{cmed} + \right.$$

$$\left. Rto \cdot I^2_{crms} \right] \cdot f ; \text{ onde}$$

P_e é a potência dissipada no transistor durante a entrada em condução;

P_b é a potência dissipada no transistor durante a entrada em bloqueio;

P_c é a pot. dissipada no transistor em condução; I_{cmed} e I_{crms} são as correntes média e eficaz no transistor.

Considera-se que as perdas predominantes no CACR estão sob o transistor, desprezando as demais.

O projeto desenvolvido é aplicado a um pulsador transistorizado com as seguintes características:

$$E = 250 \text{ V}; I = 5 \text{ A e } f = 25 \text{ kHz.}$$

O transistor e o diodo D_{rl} possuem as seguintes características dadas pelos fabricantes:

Trans. $t_{fv}=1, 25\mu\text{s}; t_{fi}=3,75\mu\text{s}; Eto=2,0\text{V}$ e $Rto=0,4 \Omega$

Diodo $I_{rm}=1\text{A}; t_f=168 \text{ ns}$ e $Q_{rr}=0,2\mu\text{C}$

Fazendo com que a corrente em L_e no final do bloqueio seja zero, as seguintes relações devem ser satisfeitas:

$$w C^b = \left[\frac{n \cdot \cos^{-1}(-n)}{n+1} + \frac{\sqrt{1-n^2}}{n+1} \right] \cdot \frac{I}{\sqrt{n} \cdot E} \quad (7)$$

$$w L_e = \frac{n+1}{w C^b} \quad (8)$$

Substituindo-se os dados nas equações (6), (7), (8) e adotando $n = 0,5$, tem-se:

$$P_{conv} = 12,4 \cdot 10^{-6} w + \frac{867,987}{w} + 20$$

Calcula-se a potência mínima do conversor fazendo $\frac{\partial P_{conv}}{\partial w} = 0$, então, $w = 265,108 \text{ rad/s}$, $P_{conv}(\text{mín}) = 26,6\text{W}$

O rendimento do conversor será então, $\eta = 98\%$

Os valores da indutância L_e e do capacitor C_b são:

$$L_e = 156\mu\text{H e } C_b = 135\text{nF}$$

A corrente máxima sob o transistor é $I_{m\acute{a}x} = 11,3\text{A}$

Os tempos de condução (t_c) bloqueio (t_b) são:

$$t_c = 16,6\mu\text{s e}$$

$$t_b = 18,5\mu\text{s}$$

Se, numa dada aplicação os tempos de condução e bloqueio calculados forem elevados, é necessário recalcular os elementos do CACR. Estipulado o tempo de condução em $6,0\mu\text{s}$ os novos valores de indutância L_e e capacitância C_b , tempo de bloqueio, potência dissipada e o rendimento são:

$$L_e = 54\mu\text{H}; C_b = 47\text{nF}; t = 7,4\mu\text{s}; P_{conv} = 30,6\text{W}$$

$$\eta = 97,5\%$$

Na figura 20 são apresentados alguns resultados experimentais com os valores de $L_e = 54\mu\text{H}$ e $C_b = 47\text{nF}$.

5. CONCLUSÕES

O CACR proposto foi analisado e implementado. Expressões que regem seu comportamento, bem como resultados experimentais foram apresentados. Sendo orientado à aplicações com estruturas pulsadoras. É constituído de somente seis elementos: 3 diodos, 2 capacitores e um indutor.

Constatou-se que o CACR é uma estrutura simples, robusta, eficiente e de baixo custo. Salienta-se que circuitos de comando de base adequados podem diminuir os tempos de chaveamento do transistor.

Os CACR são recomendados principalmente em conversores estáticos de média e alta potência, em que o rendimento é um dos principais fatores indicadores de desempenho.

O dimensionamento dos componentes do CACR é um processo iterativo, em que o projetista normalmente terá







Figura 19. Formas de ondas



a) $v_{cr}(t)$ e $i_{ie}(t)$ na entrada em condução.
50 V/div. 3 A/div. 2 μ s/div.



b) i_c x v_{ce} . 50 V/div. 1,5 A/div.



c) $v_{cb}(t)$ e $i_{ie}(t)$, no bloqueio.
50 V/div. 1,5 A/div. 2 μ s/div.

Figura 20.

que refazê-lo várias vezes até encontrar um ponto adequado de operação. A sensibilidade e a experiência do projetista são fundamentais à realização de um bom projeto.

REFERÊNCIAS

- BARBI, I. (1986), "Eletrônica de Potência", Florianópolis, UFSC.
- BOEHRINGER, A. und KNÖLL, H. (1979), "Transistor schalter im bereich hoher letstungen und frequenzen", *Etz Bd.*, 100, 13, p.664-670.
- CALKIN, E.T. and HAMILTON, B.H. (1976), "Circuit techniques for improving the switching loci of transistor switches in regulators", *IEEE, trans. ind. Appl*, vol. IA-12, n.4. july/august.
- HOLTZ, J. and WERNER, K.H. (1989), "A non-dissipative snubber circuito for high-power GTO inverters". *IEEE trans. on ind. Appl.*, vol. 25, n.4, july/august.
- PETER, J.M. (1979), "Reliable switching: safety areas and over voltage limiting", *The power over transistor in it's environment*, Thomson.
- STEYN, CG. (1988), "Optimum size of dissipative non-linear turn-off snubber", *IEE proceedings*, vol. 135, Pt. B, n.4. july.
- WILLIAMS, B.W. (1989), "High-voltage high-frequency power-switching transistor module with switching-aid-circuit energy recovery", *IEE, proceedings*, vol. 131, Pt. B, n.1, january.
- "Le Transistor de Puissance Dans la Conversion D'énergie"- Thomson, CSF (1983).